UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8406

Virtex Constraints Editor 2.1i: 駆動力の制約が無視される。(FPGA Express のみ)

説明

キーワード: Constraints Editor, Slew Rate, Drive strength, UCF, Drive, Constraints Editor, スルー レート, 駆動力, UCF, 駆動

重要度 : 標準

概要 :

特定の出力の駆動力やスルー レートを Constraints Editor で指定しても、制約がインプリメンテーション後無視されます。

ソリューション

これは Synopsys FPGA Express デザインでの既知の問題です。Constraint Editor で制約を指定すると、その制約は制約ファイルに書き込まれます。

例えば、駆動力 4 の構文は以下のように記述されます。

NET <output portname> DRIVE=4;

FPGA Express は デフォルトでOBUF_S_12 だけでなく、EDIF ファイルも書き出します。制約ファイルにネット名、駆動力 4 という属性を設定すると、NGDBuild を実行した後 NGD ファイルで OBUF インスタンスは駆動力 12 のままに対し、OPAD インスタンスでは 4 が使用されます。
MAP は OBUF の制約のみを使用し、OPAD の制約は使用しません。

この問題を回避するには、OBUF インスタンス上に制約を配置します。UCF ファイルで以下のように配置してください。

INST C_<pad name> DRIVE = 4;

C_ は Express で合成されたネットの OBUF インスタンス名です。

この問題は、次のリリースで修正される予定です。
AR# 8406
日付 12/10/2001
ステータス アーカイブ
種類 一般
このページをブックマークに追加