AR# 8455

CPLD CoolRunner XPLA3 - ポート イネーブル ピンはどのように機能するか

説明

ポート イネーブル ピンはどのように機能しますか。

ソリューション

XPLA3 JTAG ピンを多目的 I/O として使用し、必要に応じて I/O 数を増やすことができます。ポート イネーブル ピンは、CoolRunner XPLA3 ファミリに固有です。 

このピンにより、JTAG IS ピンがプログラム後に通常の I/O として使用される場合でも、これらのピンを簡単に再確立できます。XPLA3 ファミリに対して JTAG ピンを使用するには、次のいずれかを実行します。

  • JTAG ピンを専用ピンとして使用する 
  • JTAG ピンを通常の I/O として使用する (JTAG はディスエーブル) 
  • JTAG ピンを JTAG および I/O の両方として使用する 

 

JTAG 専用

 

ソフトウェア:

JTAG ピンは、デフォルトで専用ピン (つまり予約済み) となります。これを検証するには、[Reserve ISP pins] オプションがオンになっていることを確認します。ISE ソフトウェアでこのオプションを見つけるには、[Implement Design] を右クリックし、[Process] → [Properties] → [Advanced] タブ → [Reserve ISP pins] をクリックします。

このタブが表示されない場合は、[Edit] → [Preferences] → [Processes] タブをクリックして [Advanced] を選択することにより、アドバンス オプションをオンにします。

 

ハードウェア:

ポート イネーブル ピンを Low に接続します。

 

I/O のみ (JTAG はディスエーブル)

 

ソフトウェア:

[Reserve ISP Pins] オプションをオフにします。ISE ソフトウェアでこのオプションを見つけるには、[Implement Design] を右クリックし、[Process] → [Properties] → [Advanced] タブ → [Reserve ISP pins] をクリックします。

このタブが表示されない場合は、[Edit] → [Preferences] → [Processes] タブをクリックして [Advanced] を選択することにより、アドバンス オプションをオンにします。その他の I/O ピンの場合と同様、JTAG ピンに対する信号のピン割り当てをします。

 

ハードウェア:

ポート イネーブル ピンをグランドに接続します。

 

JTAG および I/O の両方

 

ソフトウェア:

[Reserve ISP Pins] オプションをオフにします。ISE デザイン ツールでこのオプションを見つけるには、[Implement Design] を右クリックし、[Process] → [Properties] → [Advanced] タブ → [Reserve ISP pins] をクリックします。 

このタブが表示されない場合は、アドバンス オプションをオンにします。これは、[Edit] → [Preferences] → [Processes] タブをクリックして [Advanced] を選択することにより実行できます。その他の I/O ピンの場合と同様、JTAG ピンに対する信号のピン割り当てをします。

 

ハードウェア:

ポート イネーブル ピンは、電源投入時に Low にする必要があります。Low になっていない場合、セルフ コンフィギュレーションが正しく実行されないことがあります。 

ポート イネーブル ピンが Low になっていると、JTAG ピンは通常の I/O として機能します。 

ポート イネーブル ピンが High になっていると、JTAG ピンは JTAG 機能を再開します。インプリメンテーションについては、ユーザーが決定できます。

 

 


 

 

 

CPLD に関するその他の一般的な質問は、ザイリンクス CPLD のテクニカル ヒント FAQ (Xilinx Answer 24167) を参照してください。

AR# 8455
日付 08/21/2017
ステータス アクティブ
種類 一般
デバイス