UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8477

12.1 タイミング/制約 - PERIOD 制約を使用すると、SRL16 からフリップフロップへのパスが解析されない

説明

デザインにタイミング制約、PERIOD を配置しました。この制約は同期エレメント間のパスをすべてカバーするはずですが、SRL16 からフリップフロップへのパスが解析の対象となりません。

ソリューション

前述のパスは、SRLUT からフリップフロップへのパスであり、スライスに含まれます。このため、このパスはスライス内のパスにクロックを付ける内部クロックになり、解析されません。

この遅延は修正され、データシートの「スイッチ特性」に記述されています。.

AR# 8477
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般