UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8542

4.2i Foundation Logic Simulator - 双方向信号が最上位デザインにないとシミュレーションが正しく実行されない

説明

キーワード : Foundation, simulator, bidirectional, macro, シミュレータ, 双方向, マクロ

重要度 : 標準

概要 : 双方向信号がマクロ内に配置されていても最上位のデザインに配置されていないと、タイミング シミュレーションで信号が正しくシミュレーションされません。 この信号は、シミュレータで双方向信号としてではなく、出力信号として表示されます。

ソリューション

1

この問題が発生するのは、バックアノテーション プログラムではデザイン階層の最上位にない双方向信号が正しく認識されないためです。

インプリメンテーションのタイミング シミュレーション段階で [Correlate Netlist to Input Design] チェック ボックスをオフにすると、この問題を回避できます。 次の手順に従ってください。

1. Project Manager で [Implementation] → [Options] をクリックします。
2. [Simulation] の横の [Edit Options] をクリックします。
3. [General] タブの [Correlate Netlist to Input Design] チェック ボックスをオフにしてください。

2

ポートすべてを最上位のデザインに配置してください。 これで、デザインが Foundation で正しくシミュレーションされます。
AR# 8542
作成日 02/03/2000
最終更新日 06/13/2002
ステータス アーカイブ
タイプ 一般