UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8641

JTAG - Virtex、Virtex-E、および Spartan-II デバイスでプログラム ピンが開放されてから JTAG TAP が使用できるのにかかる時間について

説明

キーワード : JTAG, Program, TAP, configuration, instruction, release, Virtex, Spartan-II, プログラム, コンフィギュレーション, 命令, リリース,開放

重要度 : Standard

概要 :
Virtex、Virtex-E、および Spartan-II デバイスでプログラム ピンが開放されてから JTAG TAP が使用できるのにかかる時間について

ソリューション

Virtex の PROG ピンを Low に保つと、TAP が Test-Logic-Reset (TLR) の状態になります。

JTAG TAP はプログラム ピンが開放されてすぐに使用できます。 次に、IDCODE 命令が JTAG 標準にしたがって読み込まれます。 コンフィギュレーション命令が読み込まれる場合は、デバイスがコンフィギュレーション メモリをクリアできるように 100 us の間待機してください。

詳細は、データシートで各デバイスのパワー アップ タイミング特性を参照してください。
AR# 8641
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般