UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8697

3.1i FPGA Editor - [Trace Summary] ダイアログ ボックスで不正な制約が指定される

説明

キーワード : FPGA Editor, 3.1i, trace, trce, summary, wrong, constraint, サマリ, 不正, 制約

重要度 : 標準

概要 :
TRACE の実行後、[Trade Summary] ダイアログ ボックスで誤った制約が選択されます。 最初の制約が選択されると、最後の制約も選択されたことになります。

ソリューション

回避策として、Timing Analyzer や TRACE などスタンドアロン ツールを使用します。

最新版 3.1i サービス パックをインストールしてください。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates/

AR# 8697
作成日 02/25/2000
最終更新日 08/15/2002
ステータス アーカイブ
タイプ 一般