UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8729

5.1i UNISIMS、SIMPRIMS - CLK2X 出力が CLK0 出力の 2 倍の速度で切り替わらない (VHDL、Verilog)

説明

キーワード : ModelSim, DLL, CLK2X, CLK2x, CLK0, simulate, simulation, Virtex, シミュレーション

重要度 : 標準

概要 :
ModelSim で表示される Virtex DLL の CLK2X 出力のシミュレーション結果が不正です。 CLK0 出力は適正に表示されます。

ソリューション

DLL の CLK2X 出力が適正かどうかを確認するには、ModelSim のシミュレーション精度モードが ps (ピコ秒) で設定されていることを確認してください。 DLL シミュレーション モデルには ps が使用されているため、ns (ナノ秒) を使用すると正確な結果が得られません。

この精度は、ModelSim の [Load Design] ウィンドウで変更できます。 精度を変更した後に、デザインをロードしてください。

デザインをロードする場合、次のように vsim -t ps オプションを使用してデザインを指定できます。

vsim -t ps design_name
AR# 8729
作成日 08/21/2007
最終更新日 10/16/2008
ステータス アーカイブ
タイプ 一般