UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8762

Virtex/E JTAG - EXTEST(バウンダリ スキャンの相互接続試験)中の I/O ピンの電圧レベルについて

説明

キーワード: JTAG, EXTEST, IOB, TTL, logic standard, I/O, IO, standard, boundary scan, test, ロジック標準, I/O 標準, バウンダリ スキャン テスト

重要度: 標準

概要:
EXTEST(バウンダリ スキャン の相互接続試験)を実行中の I/O ピンの電圧レベルについて

ソリューション

コンフィギュレーションされていないデバイスの場合、I/O ピンはグランドから、バンクごとの VCCO で設定された電圧レベルまで上下します。 バンクの VCCO ピンが 3.3V の場合、デフォルトでI/O は LVVTTL 12mA のスロー スルー レートで駆動します。

EXTEST、SAMPLE/PRELOAD を実行中に適用されるピンの電圧レベルを 感知する場合は、Vih=2.0V です。

コンフィギュレーション済みのデバイスの場合、ユーザーが設定した IOB は、バウンダリ スキャン テスト中保持されます。たとえば IOB が GTL+ に設定された場合、IOB は GTL+ で駆動し GTL+ レベルで感知されます。

関連アンサー:

- JTAG 入力ピンの電圧レベルについての詳細は、(ザイリンクス アンサー 7738) を参照してください。

- TDO ピンの出力電圧レベルについての詳細は、(ザイリンクス アンサー 8522) を参照してください。

- コンフィギュレーション済みザイリンクス デバイスのバウンダリ スキャン テストについての詳細は、(ザイリンクス アンサー 6664) を参照してください。

- JTAG ピンの IBIS シミュレーションについての詳細は、(ザイリンクス アンサー 12085) を参照してください。
AR# 8762
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般