UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8791

CORE Generator 2.1i C_IP4: シングル ポート ブロック メモリでネガティブ エッジ クロックと立ち下がりエッジ クロックのユーザー指定が無視される。

説明

キーワード: CORE Generator, 立ち下がり, エッジ, ブロック, メモリ, 立ち下がりエッジ, 立ち上がり

重要度 : 標準

概要:
シングル ポート ブロック メモリ 用の CORE Generator データシートの最終ページに、コアをカスタマイズする XCO ファイル パラメータのリストがあります。このリストには、立ち上がりまたは立ち下がりエッジクロックのいずれかを指定できる Clock_On パラメータも含まれていますが、この機能はモジュール GUI ではサポートされていません。

ソリューション

1

この機能は、C_IP5 バージョンのGUIには追加されていますが、バグがあります。その回避策については、ザイリンクス アンサー #9559 (Xilinx Answer #9559)を参照してください。

2

AR# 8791
作成日 03/09/2000
最終更新日 09/03/2001
ステータス アーカイブ
タイプ 一般