UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8923

2.1i Virtex-E PAR - パッド レポートに LVDS/LVPECL の負の入力のパッドが含まれていない

説明

キーワード: Virtex, Virtex-E, LVDS, PAR

重要度 : 標準

概要 :

PAR で生成されるパッド レポートには負の入力パッドが表示されていませんが、ハードウェアでは使用されています。ボード レベルのシミュレーション ツールの中には、負の入力パッドも含めたすべてのピン情報を記載したパッド レポートが必要となるものがあります。負の入力パッド情報をレポートに載せる方法は?

ソリューション

LVDS/LVPECL を使用したデザインでは、インプリメンテーション前にすべての I/O ピンをロックする必要があります。そのためパッド レポートでは常に同じピン位置が使用されます。負の入力をパッド レポートに含めるためには、手動でレポートに追加する必要があります。すべてのピンは同じ位置に配置されているため、各インプリメンテーションで作成されたパッド レポートは常に同じになります。そのため一度、負の入力ピンをレポートに追加したら別のディレクトリに保存して何度でも使用できます。

負の入力ピンをパッド レポートに追加するには、次の手順に従います。

差動ペアの正は data_p、負は data_n と呼ばれ、パッド レポートでは次のように表示されています。

data_p INPUT A20

これに負の情報を追加するには、次の行をパッド レポートに追加します。

data_n INPUT C21

パッド レポートでは次のようになります。

data_p INPUT A20
data_n INPUT C21
AR# 8923
作成日 03/29/2000
最終更新日 12/10/2001
ステータス アーカイブ
タイプ 一般