UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8963

3.1i Timing Analyzer - LVDS のスレーブ クロック CLKB をオフセット制約を作成するポートとして使用できない

説明

キーワード : Timing, Analyzer, clock, LVDS, offset, タイミング, オフセット, ポート, スレーブ クロック

重要度 : 標準

概要 :
Timing Analyzer で [解析] → [クロックおよび I/O タイミングを定義してユーザー指定のパスを解析] をクリックすると、LVDS ペアのスレーブ クロック CLKB をオフセット制約を作成するポートとして使用できません。

ソリューション

この問題は、ソフトウェア リリース 5.1i で修正される予定です。
AR# 8963
作成日 08/31/2007
最終更新日 01/18/2010
ステータス アーカイブ
タイプ 一般