UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9004

3.1i CPLD 9500XV Hitop - LVTTL 双方向信号しか許可されない

説明

キーワード : 9500xv, output, banking, bi-directional, 出力, バンク, 双方向

重要度 : 標準

概要 :
9500XV では、双方向ピンが LVTTL および 2.5V LVCMOS の I/O 標準として使用されます。 双方向ピンを LVTTL の出力標準として使用しようとすると、エラーが発生します。

ソリューション

この問題は、最新版のサービス パックで修正されています。サービス パックは次のサイトからダウンロードできます。
http://support.xilinx.co.jp/support/techsup/sw_updates/
AR# 9004
作成日 04/09/2000
最終更新日 08/21/2002
ステータス アーカイブ
タイプ 一般