You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 9030: EXEMPLAR - Using Xilinx-specific attributes or variables in HDL code or a command file
AR# 9030
Update me on changes via Email
|
購読解除
EXEMPLAR: HDL コードまたはコマンド ラインで Xilinx 特有の属性を使用する方法
説明
ソリューション
説明
キーワード: attribute, leonardo, spectrum, tcl, script,, 属性, スクリプト
重要度 : 標準
概要:
LeonardoSpectrum は属性および最適化の変数の両方をサポートしています。属性は VHDL または Verilog コードで設定できます。また LeonardoSpectrum コマンド ライン で set_attribute を指定して設定できます。
属性は、インスタンス、ネット、ポートなどプロパティを持ったネットリスト オブジェクトを追加します。
一部の属性の設定にはショートカット コマンドを使用できます。たとえば arrival_time コマンドは、実際には「set_attribute -name arrival time」を設定します。
詳細については、LeonardoSpectrum の『Technology Guide』 (英語版) を参照してください。これは Leonardo のインストール ディレクトリに PDF 形式のファイルとして納められています。このファイルを表示するには、[Help] → [view user manuals] → [Technology Guide] をクリックします。
すべての変数は、コマンド ラインで「help -var」と入力するか、または [Tools] メニューから [Variable Editor] をクリックしエディタを開いて表示できます。属性の一覧は、ユーザー マニュアルを参照してください。
ソリューション
Xilinx 特有の属性は次のとおりです。
BUFGDLL セルをクロック ポートに割り当てる場合
> [PAD clk BUFGDLL]
または
> set_attribute clk -name PAD -value BUFGDLL -port
単一のレジスタを IOB に割り当てる場合
> set_attribute reg_state(4) -instance -name IOB -value TRUE
最大ファンアウトをネットに設定する場合
> set_attribute -net sensor2_int -name max_fanout -value 3
インスタンスのブロック RAM 推測を制御する場合
> set_attribute -instance .work.u2 -name block_ram -value FALSE
クロック バッファを内部ネットに取り入れる場合
> set_attribute -net sensor2_int -name max_fanout -value 3
次はデフォルト値を使用した Xilinx 特有の最適化変数の一部です。変数を変更するには、set コマンドを使用し、「set lut_max_fanout 6」のように指定します。これらの変数は最適化中、デザイン全体に反映されます。
virtex_infer_gsr = FALSE -- Xilinx Virtex ファミリの GSR プロセスを使用できるように指定します。
virtex_map_iob_registers = FALSE -- Virtex に IOB レジスタをマップします。
virtex_map_srl = TRUE -- SRL セルにマップします。
virtex_map_srl_pack = TRUE -- SRL セルを単一のスライスにパックします。
virtex_map_wide_clusters = TRUE -- ワイドを Virtex にマップします。
map_muxcy = TRUE -- MUXCY をXilinx Virtex および Virtex-E にマップします。
lut_max_fanout = 15 -- ネットのファンアウトを LUT テクノロジに (Xilinx) 指定します。
write_clb_packing = FALSE -- CLB パック (HBLKNM) 情報を XNF/EDIF にコピーします。
virtex_map_iob_registers = FALSE -- Virtex に IOB レジスタをマップします。
bubble_tristates = FALSE -- 最適化中、トライステートをすべてのデバイスが表示される階層レベルに自動反転するか、またはバウンダリ ステートの場合は最上位レベルに自動反転します。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 9030
日付
04/24/2007
ステータス
アーカイブ
種類
一般
People Also Viewed
フィードバック
閉じる