AR# 9076

2.1i, SYNPLIFY: xc_loc 属性をクロック ポートまたは BUFG に適用できない (ERROR: OldMap:256 )

説明

キーワード: synplicity, pin, buffer, bufg, ピン, バッファ

重要度: 標準

概要:
xc_loc 属性をクロック ポートに適用すると、次のいずれかが発生します。

1. MAP で次のようなエラーが発生する。
ERROR: OldMap:256 - Clock buffer BUFG symbol "clk_50MHz_ibuf"(output signal=clk_50MHz_c) cannot be converted to a BUFGLS due to location constraint.

このエラーは、LOC 制約が BUFG (グローバル バッファ) インスタンスに追加されている場合に発生します。

2. 位置制約が無視される。

このエラーは、xc_loc 制約が LOC に変換されていない場合に発生します。LOC は Xilinx インプリメンテーション ツールで認識される制約です。

ソリューション

1

xc_loc の代わりに LOC 属性を使用してください。
Verilog/VHDL 構文の詳細については、ザイリンクス アンサー #8055 (Xilinx Solution 8055) を参照してください。

次の構文を SDC ファイルで入力すると LOC が設定されます。
define_attribute {p:<clock_port>} LOC {D17}

メモ :
- <clock_port> にはポート名を入力します。「p」はポートに追加する制約を示し、同じネットまたはインスタンス名があった場合の間違いを防ぎます。制約をインスタンスに追加する場合は、「i」を、ネットに追加する場合は「n」を、「p」の代わりに使用します。

- Virtex/Virtex-E/Spartan II デバイスで起こるこの問題は、2000 年中頃の Xilinx Alliance 3.1i のリリースおよび Synplify 6.0 で修正される予定です。

2

また UCF ファイルでクロック ポートを制約する方法もあります。
AR# 9076
日付 05/20/2002
ステータス アーカイブ
種類 一般