UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9132

3.1i MAP: バックアノテートされたタイミング シミュレーションで入力が 0 ではなく 1 に不正に初期化される

説明

キーワード: simulation, init, initialize, accumulator, adder, subtractor, subtracter, register, シミュレーション, 初期化, アキュムレータ, 加算器, 減算器, レジスタ

重要度: 重要

概要:
Virtex デザインの GND で駆動される I/O ピンが 0 ではなく 1 に不正に初期化されてしまいます。

3.1i MAP のエラーによるもので、その結果不正な NGM ファイルが作成されます。バックアノテートされたタイミング シミュレーションのネットリストを生成中に NGM ファイルが NGDAnno の入力として読み込まれると、ネットリストに入力が 0 の代わりに 1 で駆動されるインスタンスが含まれる場合があります。

これは、バッファとしてコンフィギュレーションされている Virtex または Virtex-II LUT に GND で駆動される最下位 LUT 入力ピン I/O があるためです。GND 接続はユーザーによって指定されているか、ユーザー指定の INIT 値に対応した CORE Generator のコアの EDIF ネットリストで既にコンフィギュレーションされている場合があります。

この問題は、Virtex アキュムレータ、加算器、減算器、および FD ベースのレジスタで発生します。

ソリューション

NGDAnno の実行中 NGM ファイルを除外しこのエラーを回避してください。

デザインを Design Manager からプロセスする場合は、[シミュレーション データを入力デザインに対応] チェック ボックスをオフにしてください。
AR# 9132
日付 12/07/2004
ステータス アーカイブ
種類 一般
このページをブックマークに追加