UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9156

JTAG BSDL - JTAG バウンダリ レジスタに含まれるピンやセルを確認する方法について

説明

キーワード : BSDL, JTAG, Boundary, Register, バウンダリ, レジスタ

重要度 : 標準

概要 :
JTAG バウンダリ レジスタに含まれるピンやセルを確認する方法について

ソリューション

BSDL ファイルには、JTAG バウンダリ スキャン アーキテクチャが完全に記述されています。 バウンダリ レジスタのどこにピンがあるかを見つけるには、BSDL ファイルを参照してください。

BSDL ファイルで、ピンが Linkage とリストされていれば、チェーンに接続されていません。 たとえば、VCC および GND はチェーンには接続されておらず、リンケージ ベクタとして宣言されています。 Spartan-II デバイスでは、パワーダウン ピンおよびパワーダウン ステータス ピンはチェーンに接続されていません。

プログラム ピンは、BSDL ファイルで最も解釈が難しいピンです。 プログラム ピンは、常に 1 で外部で駆動する必要があります。そうしておかないと、デバイスの JTAG TAP コントローラがリセットされ、チェーンが壊れてしまいます。
AR# 9156
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般