UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9174

Virtex-E - デザインでの LVDS、LVPECL マクロ (IBUFDS_FD_LVDS、OBUFDS_FD_LVDS など) の使用方法

説明

キーワード : Virtex, Virtex-E, LVDS, LVPECL, IBUFD_FD_LVDS

ザイリンクスのアプリケーション ノート (Xilinx XAPP133) 『Using the Virtex SelectI/O Resource』に、IBUFDS_FD_LVDS、IBUFDS_FDP_LVDS、OBUFDS_FD_LVDS など LVDS および LVPECL 関連のコンポーネントのインスタンシエート方法が記載されていますが、これらのマクロ ネットリストがデザイン ディレクトリにない場合、NGDBuild で次のエラー メッセージが表示されます。

"ERROR:NgdHelpers:312 - logical block "U6" of type "OBUFDS_FD_LVDS" is unexpanded."

このエラーを回避し、これらのコンポーネントを正しく使用する方法を教えてください。

ソリューション

1

LVDS および LVPECL 関連のコンポーネントはマクロなので、インプリメンテーション前にその EDIF ネットリストがデザイン ディレクトリに存在している必要があります。

LVDS および LVPECL 関連のファイルは、次のサイトからダウンロードできます。

PC :
http://www.xilinx.com/txpatches/pub/applications/xapp/io_lvds.zip

ワークステーション :
http://www.xilinx.com/txpatches/pub/applications/xapp/io_lvds.tar.gz.

OBUFDS_FD_LVDS をインスタンシエートする場合の VHDL コード :

library ieee;
use ieee.std_logic_1164.all;

entity lvds_test is
port (
CLKP: in STD_LOGIC;
CLKN: in STD_LOGIC;
DP: in STD_LOGIC;
DN: in STD_LOGIC;
QP: out STD_LOGIC;
QN: out STD_LOGIC
);
end lvds_test;

architecture lvds_arch of lvds_test is
signal CLKPOUT, IFD_O, CLK_buf : STD_LOGIC;

component IBUFG_LVDS
port (I: in std_logic; O: out std_logic);
end component;

component BUFG
port (I: in std_logic; O: out std_logic);
end component;

component IBUFDS_FD_LVDS -- lvds_macros
port ( I, IB, C : in std_logic; Q : out std_logic );
end component;
component OBUFDS_FD_LVDS
port (
D, C : in std_logic;
O, OB : out std_logic
);
end component;

begin
U1: IBUFG_LVDS port map( I=>CLKP, O=>CLKPOUT );
U2: IBUFG_LVDS port map( I=>CLKN, O=>open );
U3: BUFG port map(I => CLKPOUT, O => CLK_buf);
U4: ibufds_fd_lvds port map ( I =>DP, IB => DN, C => CLK_buf, Q => IFD_O );
U5: obufds_fd_lvds port map ( D => IFD_O, C => CLK_buf, O => QP, OB => QN );

end lvds_arch;

2

バージョン 4.x のザイリンクス ツールを使用する場合は、差動バッファの N 側の使用を手動で禁止する必要があります。N 側のピンの使用を禁止するには、UCF ファイルで次の構文を使用します。

CONFIG PROHIBIT=XX;
AR# 9174
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般