UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9215

3.1i Virtex-E, CLKDLL - シミュレーションが開始してから 1 周期の間クロックが Low の場合、シミュレーションで CLKDLL がロックされない

説明

キーワード : Virtex-E, CLKDLL, MTI, simulation, lock, low, clock, period, cycle, シミュレーション, ロック, 低, クロック, 周期, サイクル

重要度 : 標準

概要 :
シミュレーションを開始してから 1 周期の間クロックが Low の状態にあると、CLKDLL がロックされません。 たとえば、次のような場合、CLKDLL はロックされません。

always
begin
clk_in = 1'b0; #40.000 ;
forever
begin
clk_in = 1'b1; #20.000 ;
clk_in = 1'b0; #20.000 ;
end
end

ただし、シミュレーションの開始時点からクロックが送信される場合、CLKDLL は正常にロックされます。

always
begin
clk_in = 1'b0; #39.000 ; //also; 41.000 or anything other than 40.000!!
forever
begin
clk_in = 1'b1; #20.000 ;
clk_in = 1'b0; #20.000 ;
end
end

この問題は、シミュレーションを開始してから 1 周期の間クロックが Low になる場合にのみ発生します。

ソリューション

この問題は、最新版の 3.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、3.1i サービス パック 6 以降に含まれます。
AR# 9215
作成日 08/31/2007
最終更新日 08/25/2003
ステータス アーカイブ
タイプ ??????