You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
標準 NIC
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
オフロード NIC
プログラム可能な NIC
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 9297: 4.1i Timing - A Multi-Cycle (FROM:TO) path constraint is picked up by a PERIOD constraint (Intersection problem)
AR# 9297
更新を電子メールで連絡
|
購読解除
4.1i タイミング - 複数サイクル (FROM:TO) 制約が適用されているパスに PERIOD 制約が適用される
説明
ソリューション
説明
キーワード : FROM, TO, multi-cycle, path, constraint, period, 2.1i, 3.1i, 5.1i, 複数サイクル, パス, 制約
重要度 : 重要
概要 :
次のタイムスペックは、複数サイクル パスを作成するために定義されています。 これらの制約には、フリップフロップから特定のタイミング グループ (GroupA および GroupB) へのパスをすべて含むべきですが、一部のレジスタに PERIOD 制約が適用されてしまい、ランタイムが長くなり、パスが不正になる原因となります。
次は、PERIOD 制約と FROM: TO 制約の例です。
NET clock TNM_NET = clock grp;
TIMESPEC TS_CLK = PERIOD clock_grp 20;
TIMESPEC "TS_grpA" = FROM "FFS" TO "GroupA" TS_CLK" * 2;
TIMESPEC "TS_grpB" = FROM "FFS" TO "GroupB" "TS_CLK" * 2;
詳細については、
(Xilinx Answer 5939)
および
(Xilinx Answer 5965)
も参照してください。
ソリューション
1
この問題は、特定の FROM:TO (複数サイクル) 制約が全体的な制約 (PERIOD) の一部 (部分集合) でない場合に発生します。 複数サイクル制約は PERIOD 制約の部分集合でないと、複数サイクル制約が適用されるパスから PERIOD 制約を除外することができません。 図 1 に PERIOD の正しい部分集合の例を示します。
Figure 1 - Correct Subset of FFs with respect to PERIOD
この図は、PERIOD スペックが多くのパスを定義しており、TW_SLOW はそのパスの下位集合を定義していることを示します。 その結果、TW_SLOW パスは PERIOD の適用範囲から除外されます。
図 2 では、G は上位の制約 (PERIOD など)、H は下位の制約 (MAXDELAY、TIG など)、G' は G から H を除外した残りを示します。つまり、H は G の部分集合である必要があります。
Figure 2 - Correct Subset/Super-set Relationship
もう 1 つの問題は、タイム グループとタイム グループが重なる場合です。 2 つ以上の複数サイクル制約が同じパスに適用される場合や、同じソースまたはデスティネーションにタイム グループに適用される場合が、これに相当します。 このような状態では、どのタイム グループまたは複数サイクル制約を維持し、どのグループを除外すればよいのか判断できません。 交差の例を図 3 に示します。図 4 と 5 は、2 つのタイム グループと PERIOD の間の相互作用例を示します。
Figure 3 - Intersection between TS_SLOW and the PERIOD
Figure 4 - Interaction between TS_SLOW1, TS_SLOW2, and the PERIOD
Figure 5 - Interaction between TS_SLOW, TS_SLOWER, and the PERIOD
ほとんどの場合、タイム グループを変更して不要なオーバーラップを取り除くことにより、問題を解決できます。 このアンサーに記述されているほかのソリューションも参照してください。
2
この問題は、最新版の 3.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、3.1i サービス パック 3 以降に含まれます。
交差と下位集合の問題については現在調査中です。
3
PERIOD 制約で定義したメインのタイム グループには、GroupA および GroupB タイム グループでも定義したレジスタが含まれます。 GroupA および GroupB への制約は、フリップフロップからの MAXDELAY です。 EXCEPT を使用して GroupA および GroupB のレジスタを PERIOD タイム グループから除外し、その結果に PERIOD を適用すれば、解析が正常に行われるはずです。
例 :
NET clock TNM_NET = clock_grp;
TIMEGRP slow_end = clock_grp EXCEPT GroupA GroupB;
TIMESPEC TS_slow_end = PERIOD slow_end 30;
TIMESPEC "TS_grpA" = FROM "FFS" TO "GroupA" TS_slow_end" * 2;
TIMESPEC "TS_grpB" = FROM "FFS" TO "GroupB" "TS_slow_end" * 2;
ソリューション 3 で説明するように、オリジナル タイム グループは Constraints Editor で作成できます。既存のタイム グループから新しいタイム グループを作成する場合は、ユーザー制約ファイル (UCF) で手動で作成する必要があります。 EXCEPT キーワードも UCF に手動で入力します。
クロック信号が DLL を駆動している場合は、TNM_NET 制約は DLL の出力信号に指定する必要があります。 これも、UCF ファイルに手動で入力します。
4
遅い例外制約をまとめる回避策もあります。
- まず、フリップフロップとその他の遅いソース タイム グループを、1 つのソース タイム グループに統合します。
- 次に、2 つの小さいデスティネーション タイム グループを 1 つのターゲット タイム グループに統合します。
- 最後に、遅い例外 (FROM:TO) タイミング制約を新しい制約 (FROM large_sources TO large_targets) に置き換えます。 これにより問題が解決し、パスが PERIOD 制約から除外されます。
手動でこれを行った例を次に示します。
TIMEGRP large_source = small_src_group1 small_src_group2;
TIMEGRP large_target = small_dest_group1 small_dest_group2;
TIMESPEC TS01 = FROM large_source TO large_target 30;
large_source および large_target タイム グループは Constraints Editor で作成できます。 Constraints Editor を起動し、ユーザー制約ファイル (UCF) を作成するか開きます。
- [アドバンス] タブをクリックし、[作成] ボタンをクリックして [ネットごとのグループ エレメント (TNM_NET)] をクリックします。
- [タイム名] テキスト ボックスにタイム グループ名を入力し、[デザイン エレメントの種類] でデザイン エレメントの種類 ([イネーブル ネット] など) を選択します。
- その後、[使用可能なエレメント] で複数サイクル グループのネットを選択し、[追加] ボタンをクリックしてグループに含めます。
- [適用] または [OK] ボタンをクリックし、タイム グループを書き込みます。
または、[アドバンス] タブで [作成] ボタンをクリックして [インスタンス名ごとのグループ エレメント (TNM)] をクリックします。
- [タイム名] テキスト ボックスにタイム グループ名を入力し、[デザイン エレメントの種類] で種類 ([FF]、[RAM] など) を選択します。
- その後、[使用可能なエレメント] でエレメントを選択し、[追加] ボタンをクリックしてグループに含めます。
- 次に選択するエレメントの [デザイン エレメントの種類] を選択し、[使用可能なエレメント] でエレメントを選択して追加します。 すべてのエレメントを追加するまでこの操作を繰り返し、1 つの大きなタイム グループを作成します。
- [適用] または [OK] ボタンをクリックし、タイム グループを書き込みます。
次の Constraints Editor の例は、タイム グループの作成を表しています。
INST counter_reg<11> TNM = large_source;
INST counter_reg<22> TNM = large_source;
INST ram_bob<12> TNM = large_source;
INST ram_bob<53> TNM = large_source;
INST xcounter_reg<52> TNM = large_target;
INST xcounter_reg<24> TNM = large_target;
INST nail_ram<13> TNM = large_target;
INST nail_ram<26> TNM = large_target;
TIMESPEC TS01 = FROM large_source TO large_target 30;
5
その他の関連する問題は 5.1i リリースで修正されています。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 9297
日付
01/18/2010
ステータス
アーカイブ
種類
一般
People Also Viewed
フィードバック
閉じる