UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9308

4.1i ECS - ECS で書き出された HDL ネットリストに大文字/小文字の区別が保持されない

説明

キーワード : Project Navigator, ECS, VHDL, Verilog, VHF

重要度 : 標準

概要 :
ECS で HDL ネットリストを書き出すと、すべてのシンボル名が小文字になってしまいます。 これが原因で、関連コンポーネントを検索できなくなり、合成エラーが発生します。

ソリューション

大文字/小文字の区別を保持するには、次のステップにしたがって操作を行ないます。

1. シンボルを含む回路図を開きます。
2. [Edit] → [Symbol] をクリックし、シンボルを選択します。 Symbol Editor が開きます。
3. Symbol Editor で [Edit] → [Attribute] → [Symbol Attribute] をクリックします。
4. [Symbol Attributes] ダイアログ ボックスで、[VeriModel] を選択し、大文字/小文字の区別を付けて名前を入力した後、[Enter] をクリックします。
5. シンボルを保存し、終了します。
AR# 9308
作成日 05/19/2000
最終更新日 08/12/2003
ステータス アーカイブ
タイプ 一般