AR# 9374

JTAG - FPGA JTAG EXTEST、INTEST、SAMPLE、および PRELOAD 操作を実行するタイミング

説明

キーワード : Virtex, EXTEST, INTEST, SAMPLE, PRELOAD, JTAG

FPGA JTAG EXTEST、INTEST、SAMPLE、および PRELOAD 操作をいつ実行できますか。

ソリューション

FPGA JTAG 操作、操作の内容については、ザイリンクス アプリケーション ノート (Xilinx XAPP139): 『Configuration and Readback of Virtex FPGAs Using (JTAG) Boundary-Scan』を参照してください。

この操作は次のように行われます。

1. コンフィギュレーション前 :

すべての Virtex JTAG 命令 (USER1 および USER2 を除く) はこの時点で使用可能になります。 デバイスをコンフィギュレーション モードにしないでおくには、INIT を Low、PROGRAM を High に保持します。 PROGRAM が Low の場合、JTAG 操作が実行されます。

2. コンフィギュレーション中 :

JTAG 操作はデバイス コンフィギュレーション中に実行されません。

3. コンフィギュレーション後 :

すべての Virtex JTAG 操作 (USER1 および USER2 を含む) は定義してあればコンフィギュレーション後に使用可能になります。
AR# 9374
日付 12/15/2012
ステータス アクティブ
種類 一般