UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 9413

12.1 タイミング クロージャ - I/O トライステート イネーブル パスについて

説明

パスにタイミング制約を設定しましたが、制約にエラーが発生します。タイミング制約をパスするためにはどうすればよいでしょうか。

ソリューション

IOB にトライステートのフリップフロップを使用します。各 IOB に別々のフリップフロップを使用する必要があります。IOB にフリップフロップを配置するには UCF で "IOB=TRUE" 制約を使用します。

UCF の例

INST flip_flop1 IOB=TRUE;

その他の提案および推奨案については、次のアンサー レコードを参照してください。

- ファンアウトの多い信号を避けるには、(ザイリンクス アンサー 9410) を参照してください。

- ステート マシンの最適化については、(ザイリンクス アンサー 9411) を参照してください。

- ロング キャリー ロジック チェーンについては、(ザイリンクス アンサー 9412) を参照してください。

- TBUF を通るパスについては、(ザイリンクス アンサー 9414) を参照してください。

- RESET または ".SR" ピンのような関連のないパスを通るタイミングについては、(ザイリンクス アンサー 9415) を参照してください。

- ".CE" ピンを通るパスのような、マルチサイクル パスを使用する方法については、(ザイリンクス アンサー 9416) を参照してください。

- ロジックのレベル数が多くなりすぎないようにするには、(ザイリンクス アンサー 9417) を参照してください。

- 目標を 5% ~ 10% 満たさないタイミング制約については、(ザイリンクス アンサー 9418) を参照してください。

- 目標を 10% ~ 15% 満たさないタイミング制約については、(ザイリンクス アンサー 9419) を参照してください。

AR# 9413
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • Less