UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9415

12.1 タイミング クロージャ - RESET や .SR ピンなど関係のないパスのタイミングについて

説明

パスにタイミング制約を設定しましたが、制約にエラーが発生します。このタイミング制約でエラーが起きないようにするにはどうすればよいですか。

ソリューション


タイミング無視 (TIG) はパスごと、またはネットごとに設定できます。次は NET および PATH TIG の構文です (コメント = #)

#Net TIG;

NET reset_net TIG;

#Path TIG;

TIMESPEC TS_TIG = FROM source_group TO destination_group TIG;

その他の詳細は、次のアンサーを参照してください。

- ファンアウトの多い信号を回避する方法については、(ザイリンクス アンサー 9410) を参照してください。

- ステート マシンの最適化については、(ザイリンクス アンサー 9411) を参照してください。

- ロング キャリー ロジック チェーンについては、(ザイリンクス アンサー 9412) を参照してください。

- I/O のトライステート イネーブル パスについては、 (ザイリンクス アンサー 9413) を参照してください。

- TBUF を通るパスの詳細は、(ザイリンクス アンサー 9414) を参照してください。

- TBUF を通るパスについては、(ザイリンクス アンサー 9416) を参照してください。

- ロジックのレベル数が多くなりすぎないようにするには、(ザイリンクス アンサー 9417) を参照してください。

- 目標を 5 ~ 10% 達成できないタイミング制約については、(ザイリンクス アンサー 9418) を参照してください。

- 目標を 10 ~ 15% 達成できないタイミング制約については、(ザイリンクス アンサー 9419) を参照してください。
AR# 9415
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • Less
このページをブックマークに追加