UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9418

14.x タイミング クロージャ - 5% ~ 10% ほどタイミング目標を達成できない場合の推奨事項

説明

パスに制約を設定しましたが、制約にエラーが含まれていたため、5% ~ 10% ほどタイミング目標を達成できませんでした。タイミング制約を通過させるにはどうすればよいでしょうか。

ソリューション


設定した制約がタイミング目標を 5% ~ 10% 満たしておらず、ロジック遅延が 60% 未満の場合、配置エフォートを高い値 (4 または 5) にし、I/O、特にデータ バスに制約を付けてみてください。

その他の提案および推奨案については、次のアンサーを参照してください。
- ファンアウトの多い信号を回避するには、(ザイリンクス アンサー 9410) を参照してください。
- ステート マシンの最適化については、(ザイリンクス アンサー 9411) を参照してください。
- ロング キャリー ロジック チェーンについては、(ザイリンクス アンサー 9412) を参照してください。
- I/O のトライステート イネーブル パスについては、(ザイリンクス アンサー 9413) を参照してください。
- TBUF を通るパスについては、(ザイリンクス アンサー 9414) を参照してください。
- RESET または ".SR" ピンのような関連のないパスを通るタイミングについては、(ザイリンクス アンサー 9415) を参照してください。
- ".CE" ピンを通るパスのような、マルチサイクル パスを使用する方法については、(ザイリンクス アンサー 9416) を参照してください。
- ロジックのレベル数が多くなりすぎないようにするには、(ザイリンクス アンサー 9417) を参照してください。
- 目標を 10 ~ 15% 達成できないタイミング制約については、(ザイリンクス アンサー 9419) を参照してください。
AR# 9418
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less