UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9429

3.1i Virtex-E BitGen - DLL の入力クロックとフィードバック パスの差異が 0.3ns より大きい

説明

キーワード : DLL, Feedback, FB, Path, IOB, delay, difference, フィードバック, パス, 遅延, 差異

重要度 : 重要

概要 :
クロック DLL でグローバル クロック入力とフィードバック ピンをプローブすると、2 つの信号間で差異が 0.3 ns より大きくなります。

ソリューション

この問題は、Virtex-E BitGen の論理式が原因で発生します。 信号が DLLIOB の DLLFB ピンから DLL の CLKFB ピンに直接送られた場合、BitGen は DLL のフィードバック接続がオフチップではなく、オンチップであると認識します。 これによって、約 250ps という不正なクロック スキュー調整が行われます。

最新版 3.1i サービス パックをインストールしてください。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、3.1i サービス パック 1 以降に含まれます。
AR# 9429
作成日 06/05/2000
最終更新日 11/09/2004
ステータス アーカイブ
タイプ 一般