UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9484

3.1i 4KXL PAR - 「Guided PAR fails with "Error: Place:489 The clock group consisting of the following components..."」というエラー メッセージが表示される

説明

キーワード : Place, 489, PAR, guide, 配置, ガイド

重要度 : 標準

概要 :
PAR で次のエラー メッセージが表示され、PCF ファイルに PROHIBIT 制約を指定していないのに XC4000XL のデザインをガイドできません。

ERROR:Place:489 - The clock group consisting of the following components is impossible to legally place, as all of the site sets that could hold this configuration contain a prohibited site that this group requires. Please consult the Xilinx Programmable Logic Data Book for more information on clock buffers.

ソリューション

1

この問題は、XC4000XL/XLA/XV および Spartan-XL (BUFG/BUFGLS/BUFGE を含むアーキテクチャすべて) で、leverage モードでガイド デザインを実行する場合に発生します。

これは、クロック I/O とそれを駆動するバッファの間の配線に関連して起きる問題です。 PCF ファイルでクロック I/O が特定のサイトにロックされており、それを駆動するグローバル バッファがロックされていない場合にのみ、この問題が発生します。

この問題を回避するには、クロック I/O とそれを駆動するバッファの両方をロックするか、両方のロックを解除します。 この制約は、UCF ファイルで指定できます。

2

この問題は、最新版の 3.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、3.1i サービス パック 3 以降に含まれます。
AR# 9484
作成日 08/31/2007
最終更新日 10/21/2008
ステータス アーカイブ
タイプ 一般