UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9634

9.1i Virtex MAP - Virtex デバイスで SRL16 の推論をディスエーブルにする方法

説明

キーワード : Virtex, SRL16, disable, ディスエーブル

デザインに、直列に接続された内部フリップフロップがあります。 このデザインをインプリメントすると、これらのフリップフロップが SRL16 内に配置されますが、 フリップフロップのみを使用した場合よりもタイミングが悪化する場合があります。 フリップフロップが SRL16 に配置されないようにするにはどうすればよいですか。

ソリューション

1

リセットがない場合、SRL16 または SRL16E が推論されます。 LUT にフリップフロップが配置されないようにするには、リセットを追加してください。

リセットを使用しない場合は、ダミー信号を接続し、そのネットに KEEP 属性を設定して最適化で削除されないようにします。

2

レジスタ間の信号に KEEP 属性を設定すると、1 つのスライスに統合されなくなります。

UCF 構文は、次のとおりです。

NET "net_name" KEEP;
AR# 9634
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般