You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
AV & エンターテイメント
プリンター
ホーム & ライスタイル
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
Alveo SN1000 SmartNIC
Alveo U25 SmartNIC
NIC X2 シリーズ オフロード
NIC 8000 シリーズ オフロード
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 9641: 3.1i SP1 - 3.1i Service Pack 1 update
AR# 9641
更新を電子メールで連絡
|
購読解除
3.1i SP1 - 3.1i Service Pack 1 update
説明
ソリューション
説明
Keywords: Service, Pack, 3.1i, update,
Urgency: Standard
General Description:
Contained within this Answer is complete list of all changes included in the M3.1i Service Pack 1 Update.
ソリューション
The Service Pack Update Page is located at:
http://support.xilinx.com/support/techsup/sw_updates
/
The following issues are addressed by the 3.1i Service Pack 1 Update:
INSTALL
(Xilinx Answer #9672)
: 3.1i Service Pack Install - Canceling the
Service Pack Install gives message - Install Completed Successfully
NGDBUILD
(Xilinx Answer #9573)
: 3.1i NGDBuild - Fatal-Error:Utilities:utilblist.c:234:1.4
MAX ELEMENT COUNT EXCEEDED.
MAP
(Xilinx Answer #9591)
: 3.1i Virtex Map - Core dump (bus error)
during modular design assembly phase.
(Xilinx Answer #9344)
: 3.1i Virtex Map - Some eligible registers
are not being packed into IOBs.
(Xilinx Answer #9077)
: 3.1i Virtex Map - ERROR:DesignRules:368 -
Netcheck: Sourceless. Net $3I2/..... has no source.
PAR
(Xilinx Answer #9589)
: 3.1i Virtex PAR - Guided PAR fails with
ERROR:Portability:3 - This Xilinx application has run out of memory.
(Xilinx Answer #9588)
: 3.1i Virtex PAR - Range constraint expansion
in Modular Design uses too much memory.
(Xilinx Answer #9359)
: 3.1i Virtex PAR- Illegal pin swaps may occur
on address pins of SRL16E.
(Xilinx Answer #9587)
: 3.1i XC4000XLA PAR - Pad report does report
not all the Vcc pins for XC044XLA-HQ304.
(Xilinx Answer #9345)
: 3.1i Virtex PAR - Placer crashes on designs
with RPM macros containing Block RAM.
(Xilinx Answer #9250)
: 3.1i Virtex-E PAR - PAR runs out of memory
on a design with offset in constraints.
(Xilinx Answer #8937)
: 3.1i Virtex PAR - PAR hangs during PWR/GND
routing.
TIMING
(Xilinx Answer #3513)
: 3.1i Timing Analyzer - GDI resources taken
up when scrolling on a report.
HARDWARE DEBUGGER
(Xilinx Answer #9630)
: 3.1i Hardware Debugger - Internal DCE
Threads problem while running on HP platform.
BITGEN
(Xilinx Answer #9429)
: 3.1i Virtex-E BitGen - Greater than a 0.3 ns
difference seen between the input clock of a DLL and the feedback
path.
DESIGN MANAGER
(Xilinx Answer #9606)
: 3.1i Design Manager - Post Layout Timing
Report should not be automatically generated after executing MPPR.
JTAG PROGRAMMER
(Xilinx Answer #9647)
: 3.1i JTAG Programmer - Dr. Watson error
while trying to generate svf program device.
(Xilinx Answer #9645)
: 3.1i XC1800 JTAG Programmer - XC1804 remains
in ISP mode after operation has finished.
(Xilinx Answer #9644)
: 3.1i XC9500 JTAG Programmer - On programming
failure, Xilinx software does not erase the CPLD.
(Xilinx Answer #8224)
: 3.1i XC18V00 JTAG Programmer - JTAG
Programmer 3.1i does not support XC18V00 SVF generation.
CPLD
(Xilinx Answer #9004)
: 3.1i CPLD 9500XV Hitop - Only LVTTL
bi-directional signals allowed.
(Xilinx Answer #4100)
: 3.1i XC9500 Family Hitop - PROHIBIT property
does not exclude pins from "Programmable Ground Pins" option.
(Xilinx Answer #9658)
: 3.1i CPLD TAEngine - Fails to expand
wildcards [*] when processing timing constraints.
FLOORPLANNER
(Xilinx Answer #2740)
: 3.1i Floorplanner - Pin constraints in ucf
file show up incorrectly in the floorplanner.
(Xilinx Answer #9033)
: 3.1i Floorplanner - Error Portability 3:
application has run out of memory or Segmentation Fault.
CABLES
(Xilinx Answer #8777)
: 3.1i Multilinx Cable - Issues with Win98 SE,
Win2000 and USB.
FPGA EDITOR
(Xilinx Answer #9357)
: 3.1i Virtex FPGA Editor - Adding a pin to
GLOBAL_LOGIC signal leads to crash.
(Xilinx Answer #8697)
: 3.1i FPGA Editor - Trace Summary selects the
wrong constraint.
COREGEN
(Xilinx Answer #9636)
: 3.1i COREGEN - Foundation ISE Symbol file
not generated for Single/Dual port Block Ram cores with coefficient files.
(Xilinx Answer #9621)
: 3.1i COREGEN - Foundation ISE Symbol file
not generated for FFT.
(Xilinx Answer #9098)
: 3.1i COREGEN - Presence of HU_SET attributes
may cause RLOC'ing of CORE Generator modules to fail.
PACKAGE FILES
(Xilinx Answer #3149)
: 3.1i Package Files - Spartan XCS10 TQ144
does not have TMS pin bonded.
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 9641
日付
08/19/2002
ステータス
アーカイブ
種類
一般
People Also Viewed
フィードバック
閉じる