AR# 9649

3.x FPGA Express - BUFG が正しく推論されない

説明

キーワード : BUFG, BUFGLS, Spartan, XL, Spartan-XL, FPGA Express, infer, 推測, 推論

重要度 : 標準

概要 :
Spartan-XL をターゲットにしたデザインで、クロック信号が 5 つ以上ある場合、FPGA Express では、IBUF で残りのクロック ポートを駆動するための BUFG が 4 つしか自動的に追加されません。

1 つでも BUFG をインスタンシエーションすると、FPGA Express で BUFG が残りのクロック ポートに対し自動的に追加されなくなります

ソリューション

BUFG インスタンシエーションする場合、必要な BUFG はすべてインスタンシエーションする必要があります。 一度 BUFG をインスタンシエーションし始めると、FPGA Express では BUFG が自動的に追加されなくなります (XC4000 のみ)。

インスタンシエーションしたら、Design Manager の [デザイン] →[オプション] をクリックし、[オプション] ダイアログ ボックスの [インプリメンテーション] → [オプションの編集] をクリックします。次に [変換] タブの [ポートから I/O パッドを作成] をオンにします。 詳細については、(Xilinx Answer 9691) を参照してください。
AR# 9649
日付 08/11/2003
ステータス アーカイブ
種類 一般