UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9658

3.1i CPLD TAEngine - タイミング制約をプロセスする際にワイルドカード (*) が使用できない

説明

キーワード : CPLD, bus expansion, timing, TAEngine, バス拡張, タイミング

重要度 : 標準

概要 :
タイミング制約をプロセスする際にワイルドカードを使用できません。
このため、ポスト レイアウト タイミング レポート に N/A と表示されます。

ソリューション

この問題はサービス パック 1 以降で修正されています。このサービス パックは次のサイトから入手できます。
http://support.xilinx.com/support/techsup/sw_updates/

AR# 9658
日付 11/26/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加