AR# 9689

3.1i Virtex-II CORE Generator - D_IP1 アップデートをインストールした後、シフト RAM、ビット マルチプレクサ、バス マルチプレクサ コアに対し、RPM が生成されない

説明

キーワード : shift RAM, bit mux, bus mux, D_IP1, relationally placed macro, RM, Virtex-II, CORE Generator, RLOC, シフト RAM, ビット マルチプレクサ, バス マルチプレクサ, 相対配置マクロ

重要度 : 標準

概要 :
Virtex-II 用シフト RAM、ビット マルチプレクサ、バス マルチプレクサを CORE Generator で生成すると ([RPM を生成] をオンにした状態)、次のエラー メッセージが表示されます。

There is No RPM Logic to Display in the Core Viewer.

さらに、CORE Generator で生成された EDIF ファイルにも RLOC が記述されていません。 これは、ザイリンクスの PAR ツールが RLOC が設定されている Virtex-II コアを配線できないために起きる問題です。 このため、Virtex-II をターゲットにする場合は、CORE Generator で [RPM を生成] オプションはオフになっています。

(Virtex および Spartan-II のコアではこの問題は起きません。)

ソリューション

現在では、ザイリンクス PAR で Virtex-II RPM ロジックを配線できるようになり、Virtex-II コアに対して CORE Generator で RPM を生成する機能も使用できるようになっています。
AR# 9689
日付 08/23/2002
ステータス アーカイブ
種類 一般