UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9690

Virtex/-E/-II、Spartan-II - CLKDLL/DCM のフィードバック入力を駆動する場合、どの CLKDLL/DCM 出力を使用すればよいか

説明

キーワード : Virtex, Virtex-E, Spartan-II, CLKDLL, feedback, 2x, CLK0, DCM, フィードバック

重要度 : 標準

概要 :
内部フィードバック パスを使用する場合、どの DLL/DCM 出力を CLKFB のフィードバックとして使用すればよいですか。

ソリューション

CLKDLL/DCM では CLK2X 出力または CLK0 位相出力が CLKFB フィードバック入力として使用できます。 このフィードバック入力の立ち上がりエッジは、 DLL の CLKIN 入力に一致している必要があります。 Virtex および Virtex-E の CLKDLL の詳細については、アプリケーション ノート 「Virtex DDL (遅延 ロック ループ) の使用方法」 (Xilinx XAPP132) を参照してください。 また、Virtex/Virtex-E のデータシートも参照してください。

Virtex デバイスを使用している場合は、次のサイトから完全なデータシート (英語版でアップデートされている場合は最新英語版) をクリックし、「Architecture Description」 → 「Programmable Routing Matrix」 → 「Delay-Locked Loops」 を参照してください。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_display.jsp?category=/Data+Sheets/FPGA+Device+Families/Virtex&iLanguageID=2

Virtex-E デバイスを使用している場合は、次のサイトから完全なデータシート (英語版でアップデートされている場合は最新英語版) をクリックし、「Architecture Description」 → 「Global Clock Distribution」 → 「Digital Delay Locked Loops」 を参照してください。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_display.jsp?category=/Data+Sheets/FPGA+Device+Families/Virtex-E&iLanguageID=2

DCM に関する詳細については、次の Web サイトにあるユーザー ガイドを参照してください。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?category=User+Guides

1. 『Virtex-II Platform FPGA ユーザー ガイド』 または 『Virtex-II Pro Platform FPGA ユーザー ガイド』 を選択してください。

2. 「Design Considerations」 → 「Digital Clock Managers (DCMs)」 を選択し、参照してください。
AR# 9690
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般