AR# 9752

3.x FPGA Express - ライブラリのロジック名 XILINXCORELIB がホスト ディレクトリにマップされずエラー メッセージが表示される

説明

キーワード : XilinxCoreLib, map, library, VSS, 1071, CORE Generator, Coregen, マップ, ライブラリ, CORE Generator

重要度 : 標準

概要 :
FPGA Express でコアをシミュレートすると次のエラー メッセージが表示されます。

Synopsys FPGA Express 3.x: Library logical name XILINXCORELIB is not mapped to
a host directory. (VSS-1071) (FPGA-dm-hdlc-unknown)

ソリューション

このエラーは、ライブラリ宣言の前後で CORE Generator の VHO ファイルで次の行がないために発生します。

-- synopsys translate_off
-- synopsys translate_on

この宣言を使用すると、Synopsys でこのライブラリが無視されます。 XilinxCoreLib は合成プロセスではなくシミュレーションでのみ使用されます。
AR# 9752
日付 08/11/2003
ステータス アーカイブ
種類 一般