AR# 9755

VSS - VSS 用にザイリンクスシミュレーションライブラリをコンパイルする方法

説明

キーワード : Synopsys, VSS, VHDLAN, VHDLSIM, simulation, how, シミュレーション, コンパイル, ライブラリ

重要度 : 標準

概要 :
Synopsys VSS でザイリンクスシミュレーションライブラリをコンパイルする方法について

ソリューション

1

5.1i ソフトウェアの場合 :

5.1i ソフトウェアには、「COMPXLIB」というアプリケーションが含まれています。このアプリケーションは、ザイリンクスでサポートされているシミュレータすべての HDL ライブラリをコンパイルするためのものです。

COMPXLIB の詳細については、(ザイリンクスアンサー #15338) を参照してください。

2

手動によるライブラリのコンパイル :

VSS は、Synopsys 社の VHDL シミュレータで、シミュレーション用にコンパイル済みのライブラリを使用します。ザイリンクスでは、VSS 用のシミュレーションライブラリが $XILINX/synopsys/libraries/sim ディレクトリに含まれています。

VSS では、環境およびライブラリ設定に .synopsys_vss.setup ファイルが使用されます。このファイル例は、$XILINX/synopsys/examples ディレクトリで参照できます。シミュレーションライブラリのディレクトリを実際のディレクトリをポイントするように変更します。

次は、ザイリンクスシミュレーションライブラリのコンパイルする手順です。

LogiBLOX : LogiBLOX ライブラリは、合成前 (RTL) および合成後のシミュレーション中に LogiBLOX コンポーネントを含むデザインに使用します。

- ファイル .synopsys_vss.setup に次の行を追加します。
LOGIBLOX : /path_to_directory/logiblox

- 次のように物理的なディレクトリを作成します。
mkdir /path_to_directory/logiblox

- 次に、VSS でライブラリをコンパイルします。
vhdlan -c -w LOGIBLOX $XILINX/vhdl/src/logiblox/mvlutil.vhd
vhdlan -c -w LOGIBLOX $XILINX/vhdl/src/logiblox/mvlarith.vhd
vhdlan -c -w LOGIBLOX $XILINX/vhdl/src/logiblox/logiblox.vhd

SimPrim: SimPrim ライブラリは、NGDBuild 後 (ゲートレベルのファンクション)、MAP 後 (部分的なタイミング)、および配置配線後 (タイミング全体) のシミュレーションに使用されます。

- ファイル .synopsys_vss.setup に次の行を追加します。
SIMPRIM: /path_to_directory/simprims

- 次のように物理的なディレクトリを作成します。
mkdir /path_to_directory/simprims

- Then, compile the library in VSS:
vhdlan -c -w SIMPRIM $XILINX/vhdl/src/simprims/simprim_Vpackage.vhd
vhdlan -c -w SIMPRIM $XILINX/vhdl/src/simprims/simprim_Vcomponents.vhd
vhdlan -c -w SIMPRIM $XILINX/vhdl/src/simprims/simprim_VITAL.vhd

UniSim: UniSim ライブラリは、ネットリストのインスタンシエート済みコンポーネントのビヘイビア (RTL) シミュレーションと合成後のシミュレーションに使用します。

- ファイル .synopsys_vss.setup に次の行を追加します。
UNISIM : /path_to_directory/unisims

- 次のように物理的なディレクトリを作成します。
mkdir /path_to_directory/unisims

- 次に、VSS でライブラリをコンパイルします。
vhdlan -c -w UNISIM $XILINX/vhdl/src/unisims/unisim_VPKG.vhd
vhdlan -c -w UNISIM $XILINX/vhdl/src/unisims/unisim_VCOMP.vhd
vhdlan -c -w UNISIM $XILINX/vhdl/src/unisims/unisim_VITAL.vhd

CORE Generator: CORE Generator の HDL ライブラリモデルは、RTL シミュレーションに使用します。

- ファイル .synopsys_vss.setup に次の行を追加します。
XILINXCORELIB : /path_to_directory/xilinxcorelib

- 次のように物理的なディレクトリを作成します。
mkdir /path_to_directory/xilinxcorelib

- 次に、VSS でライブラリをコンパイルします。
vhdlan -i -w xilinxcorelib /path_to_directory/<filename>.vhd

メモ : CORE Generator VHDL モデルでは、ある特定のコンパイル順に従う必要があります。このコンパイル順は、$XILINX/vhdl/src/XilinxCoreLib/vhdl_analyze_order ファイルで参照できます。

3

VSS を使用してデザインをシミュレーションする方法の詳細は、(ザイリンクスアンサー $9774) を参照してください。

このアンサーレコードはお役に立ちましたか?

AR# 9755
日付	09/27/2008
ステータス	アーカイブ
種類	一般

このページをブックマークに追加

開発者リソース

AR# 9755

VSS - VSS 用にザイリンクス シミュレーション ライブラリをコンパイルする方法

説明

ソリューション

1

2

3

VSS - VSS 用にザイリンクスシミュレーションライブラリをコンパイルする方法