UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9786

3.1i Virtex-II、CORE Generator - シングル ポート ブロック メモリの ASY ファイルが正しく生成されない

説明

キーワード : Virtex-II, block, memory, Asynchronous, FIFO, ASY, symbol file, ブロック, メモリ, 非同期, シンボル ファイル

重要度 : 標準

概要 :
CORE Generator で、Virtex-II 用のシングルポート ポート ブロック メモリを生成すると、ASY ファイルの一部しか生成されません。 このコア用の ASY テンプレート ファイルがある場合でも、ファイルピン情報が生成した ASY ファイルには記述されていません。

(具体例として XCO および ASY ファイルがバグ ケース ディレクトリにコピーされています。 この問題は、非同期 FIFO などに見られます。)

ソリューション

この問題は、3.1i の IP アップデート 2 で修正されています。

IP アップデートは次のサイトから入手できます。
http://www.xilinx.co.jp/ipcenter/coregen/updates.htm
AR# 9786
作成日 07/25/2000
最終更新日 08/23/2002
ステータス アーカイブ
タイプ 一般