AR# 983

8.1i CPLD、CPLDFit -出力信号のスルー レートの変更方法について

説明

キーワード : 7.1i, 6.3i, 6.2i, 6.1i, 5.2i, 5.1i, 4.2i, 4.1i, 3.1i, 2.1i, 1.5i, slew, XC9500, XC9500XL, XC9500XV, XPLA3, fast, slow, スルー, 高速, 低速

出力信号のスルー レートの変更方法を教えてください。

ソリューション

1

ソフトウェアのデフォルト設定では、全出力のスルー レートが FAST に設定されていますが、フィルタ オプションでこのデフォルトを変更できます。 各出力ピンを制御するには、ユーザー制約ファイル (UCF) で指定するか、ISE で [Assign Package Pins] を実行して指定できます。

次に UCF 構文の例を示します。

NET mydataout FAST;
NET mydataout2 SLOW;

「mydataout」または「mydataout2」は、デザインの最上位ポートを指します。

デフォルトでは、全出力のスルー レートが FAST に設定されており、これはデータ シートの Tout の仕様と同様です。 出力の 1 個を SLOW に指定する場合、Tout に Tslew 遅延を追加する必要があります。

2

ABEL では、次が代わりに使用できます。

XILINX PROPERTY 'FAST|SLOW [optional signal list]';
AR# 983
日付 12/15/2012
ステータス アクティブ
種類 一般