You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 9872: SimPrim, Timing Simulation - Pulses are swallowed in timing simulation (Verilog)
AR# 9872
Update me on changes via Email
|
購読解除
SimPrim、タイミング シミュレーション - タイミング シミュレーションでパルスがフィルタされる (Verilog)
説明
ソリューション
説明
キーワード : X, transport, delay, inertial, SDF, DCM, filtering, 転送, 遅延, フィルタ, 慣性
Verilog のタイミング シミュレーション中にフィルタされてしまうパルスがあります。バッファなどのコンポーネントへの入力は正常であるのに、シミュレータの波形では、出力が変化していません。
ソリューション
この問題は、バックアノテートされたタイミング シミュレーションの信号に見られる問題で、パルス幅が、コンポーネントの入力ポートの遅延より短い場合に発生します。たとえば、5ns 周期のクロック (2.5ns High/2.5ns Low) がバッファを通った場合、このバッファの入力ポートの PORT 遅延または IOPATH 遅延 (SDF 内) が 2.5ns よりも大きいと、波形ウィンドウで出力が変更されないままになります。 たとえば、シミュレーションの開始で出力が X の場合、X のままになります。
5.1i 以降のソフトウェア
5.1i 以降のバージョンでは、この問題は修正されています。5.1i 以降のバージョンでは、PATHPULSE 文を使用して、フィルタされていたパルス値が正確にシミュレーション モデルへアノテートされるようになっています。これにより、PATHPULSE で指定された値を使用するようにシミュレータに命令されるため、IOPATH 遅延よりも小さいパルスがフィルタされるという問題は発生しません。
残念ながら、シミュレータは、SDF ファイルの PORT 遅延を処理する際にこの構文に従いません。ザイリンクス ツールは、SDF ファイルのすべてのネット遅延が PORT 遅延としてアノテートされます。このため、ネット遅延よりも小さいパルスがあると、そのパルスはフィルタされます。この問題が発生する原因は 2 つあります。1 つは、グローバル ネットワークでのクロック配線です。5.1i サービス パック 3 では、クロック遅延が入力 PORT 遅延ではなく、バッファを通った IOPATH 遅延としてアノテートされるため、この問題は修正されています。ほかの原因としては、リセット ラインの配線遅延が多すぎることが挙げられます。
リセット遅延が長すぎるため、またはほかの理由でパルスがフィルタされている場合は、次の手順に従います。
[GeneratePost_Place & Route Simulation Model] を右クリックして、[Properties] -> [Check "Insert Buffers to Prevent Pulse Swallowing"] をクリックします。 モデルを再生成して、シミュレーションを再実行します。この回避策でも、問題が解決しない場合はウェブ ケースを開き、デザインを提出してください。
http://japan.xilinx.com/support/clearexpress/websupport.htm
メモ : この問題は、最新の ISE で Virtex-4 デバイスを使用しているときに発生する可能性があります。
この問題を回避するには、次のシミュレータのオプションを使用します。
メモ : VCS は PORT 遅延または IOPATH 遅延の PATHPULSE 文に従いません。VCS を使用する場合は、次のオプションを使用してください。
5.1i より前のソフトウェア バージョン
この問題を回避するには、シミュレータのオプションを使用し、PORT および IOPATH 遅延を TRANSPORT 遅延として処理し、パルスがフィルタされないようにします。ただし、これらのオプションを使用すると、グリッチも含め、ハードウェアでフィルタされるパルスがすべて伝搬されます。グリッチが伝搬されないようにするには、シミュレータのオプションとパルス リジェクション オプションを併用します。これで、グリッチがシミュレーションでフィルタされます。
Verilog シミュレータに共通して使用されるオプションは、次のとおりです。
(メモ : これらのオプションは、パルスが不正にフィルタされる問題がシミュレーションで確認された場合にのみ使用してください。デフォルトのオプションとしてすべてのデザインに使用しないでください)
MTI の ModelSim
:
+transport_int_delays
(このオプションは、すべての IOPATH 遅延を TRANSPORT 遅延に変更します)
+transport_path_delays
(このオプションは、すべての IOPATH 遅延を TRANSPORT 遅延に変更します)
+pulse_e/10
(このオプションは、IOPATH 遅延の 10 で指定されたパーセント以下で、モジュール パス遅延のパーセントよりも +pulse_r/
number
オプションの引数分大きい幅のパス パルスに対してエラーをフラグし、X を駆動します。)
+pulse_r/10
(このオプションは、幅が IOPATH 遅延の 10% 未満のパルスをフィルタします。)
+pulse_int_e/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_e オプションと同じです。)
+pulse_int_r/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_r オプションと同じです。)
これらのオプションは、ModelSim の VSim コマンド ラインに追加できます。
Cadance の NC-Verilog
:
NC-Verilog では、PATH と INTERCONNECT 遅延がデフォルトで TRANSPORT 遅延として処理されます。ただし、パルス制御制限を指定する必要があります。制限値を指定しないと、このシミュレータでは、遅延よりも小さいパルスは通過できません。推奨するオプションは次のとおりです。
+pulse_e/10
(このオプションは、IOPATH 遅延の 10 で指定されたパーセント以下で、モジュール パス遅延のパーセントよりも +pulse_r/
number
オプションの引数分大きい幅のパス パルスに対してエラーをフラグし、X を駆動します。)
+pulse_r/10
(このオプションは、幅が IOPATH 遅延の 10% 未満のパルスをフィルタします。)
+pulse_int_e/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_e オプションと同じです。)
+pulse_int_r/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_r オプションと同じです。)
>Cadance の NCELAB
:
NCELAB では、PATH 遅延と INTERCONNECT 遅延が、デフォルトで TRANSPORT 遅延として処理されます。ただし、パルス制御制限を指定する必要があります。制限値を指定しないと、このシミュレータでは、遅延よりも小さいパルスは通過できません。推奨するオプションは次のとおりです。
-pulse_e/10
(このオプションは、IOPATH 遅延の 10 で指定されたパーセント以下で、モジュール パス遅延のパーセントよりも -pulse_r/
number
オプションの引数分大きい幅のパス パルスに対してエラーをフラグし、X を駆動します。
)
-pulse_r/10
(このオプションは、幅が IOPATH 遅延の 10% 未満のパルスをフィルタします。)
-pulse_int_e/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_e オプションと同じです。)
-pulse_int_r/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_r オプションと同じです。)
SYNOPSYS VCS
:
次のオプションは、VCS のコマンド ラインに追加します。
+transport_int_delays
(このオプションは、すべての IOPATH 遅延を TRANSPORT 遅延に変更します)
+transport_path_delays
(このオプションは、すべての IOPATH 遅延を TRANSPORT 遅延に変更します)
+pulse_e/10
(このオプションは、IOPATH 遅延の 10 で指定されたパーセント以下で、モジュール パス遅延のパーセントよりも +pulse_r/
number
オプションの引数分大きい幅のパス パルスに対してエラーをフラグし、X を駆動します。)
+pulse_r/10
(このオプションは、幅が IOPATH 遅延の 10% 未満のパルスをフィルタします。)
+pulse_int_e/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_e オプションと同じです。)
+pulse_int_r/10
(このオプションは、PORT 遅延のみに適用されるという点を除いて、+pulse_r オプションと同じです。)
+pulse または +transport オプションの設定方法については、各ベンダーのマニュアルを参照してください。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 9872
日付
02/26/2013
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる