4.2i BitGen - 「ERROR:DesignRules:543 - Blockcheck: Invalid GT configuration. GT_AURORA_4 IO standard CLK_COR_SEQ_LEN must be set 4.」というエラー メッセージが表示される(Xilinx Answer 13577)
4.1i ECS - 「Fatal Error: WinApp c:570:$Revision - This application has discovered an exceptional condition from which it cannot recover. Process will terminate.」というエラー メッセージが表示される (Xilinx Answer 13501)
4.1i ECS - 「Error: Point not on primary grid (#, #)」というエラー メッセージが表示される (Xilinx Answer 13082)
3.6.x FPGA Express - 「ERROR:Place:1747 - The IOB ddr_ad[8] is locked to site L13 in Bank 3. This violates the Select I/O banking rules.」というエラー メッセージが表示される(Xilinx Answer 12773)
3.6.x FPGA Express - アドバンスの -6 2v1000FG256 スピード ファイルが実行されず、「The speed grade --> -6 <-- doesn't seem to be available for the device --> 2V1000FG256.」というエラー メッセージが表示される (Xilinx Answer 13259)
3.6x FPGA Express - 「Error: The I/O pad cells at port 'x' are configured incorrectly. (FPGA-PADMAP-6)」というエラー メッセージが表示される (Xilinx Answer 13158)
4.1i MAP - 「ERROR:Pack:625 - The dual data rate register "x" failed to combine with output buffer "y" as required...」というエラー メッセージが表示される (Xilinx Answer 13922)
4.1i Virtex-II PAR - "ERROR:Place:1721- The current designer-locked placement of the IOB xx and yy makes this design unroutable due to a physical routing limitation...」というエラー メッセージが表示される (Xilinx Answer 11747)
4.2i Virtex-E PAR - USELOWSKEWLINES 制約が設定された信号のクロック ネット配線が不正である (Xilinx Answer 14388)
4.1i Project Navigator - 「There is another Xilinx application running that you must exit before running Xilinx ISE.」というエラー メッセージが表示される (Xilinx Answer 12730)
4.2i ISE - Windows 2000 の場合、制限付きのユーザーが LeonardoSpectrum デザイン フローを選択できない (Xilinx Answer 14773)
4.2i XPower - 「Error: java.exe has generated errors and will be closed by Windows. You will need to restart the program.」というエラー メッセージが表示される(Xilinx Answer 14587)
XST 全般
4.1i XST - インクリメンタル合成で「ERROR: Xst:612 - Data Corruption (Ngo out) cannot find DM cell for <primitive>」というエラー メッセージが表示される (Xilinx Answer 11471)