UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9904

4.2i SP3 インストール - 4.2i サービス パック 3 の readme ファイル (Solaris、HP-UX、Windows 用)

説明

キーワード : Service Pack, Readme, Solaris, HP-UX, UNIX, PC, software, update, 4.2isp3, Service Pack 3, サービス パック, ソフトウェア, アップデート, インストール

重要度 : 標準

概要 :
このアンサーでは、4.2i サービス パック 3 の readme ファイルの情報について記載しています (Solaris、HP-UX、Windows 用)。

ソリューション

ISE 4.2i サービス パック 3 をインストールすると、ソフトウェアのバージョンが 4.2.03i にアップデートされます。

メモ 1 : セットアップ時に指定するディレクトリは、ISE 4 をインストールしたディレクトリである必要があります。 既存のファイルのみがアップデートされます。 サービス パックのインストールは、新たにサポートされているデバイスを ISE 4 の CD を使用してインストールしてから行う必要があります。

メモ 2 : ISE 4 の環境変数は、サービス パック 3 のインストールを開始する前に設定しておく必要があります。

Windows でのインストール方法 :
1. http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp にアクセスし、4_2_03i_pc.exe をダウンロードします。
2. 4_2_03i_pc.exe をクリックして実行します。

Solaris でのインストール方法 :
1. http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp にアクセスし、4_2_03i_sol.tar.gz をダウンロードします。
2. ダウンロードしたファイルを空のディレクトリ内で解凍します。

例 :
cd /home/staging_dir
gzip -d 4_2_03i_sol.tar.gz
tar xvf 4_2_03i_sol.tar

3. 4_2_03i_sol/setup をクリックして実行します。

HP-UX でのインストール方法 :
1. http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp にアクセスし、4_2_03i_hp.tar.gz をダウンロードします。
2. ダウンロードしたファイルを空のディレクトリ内で解凍します。

例 :
cd /home/staging_dir
gzip -d 4_2_03i_hp.tar.gz
tar xvf 4_2_03i_hp.tar

3. 4_2_03i_hp/setup をクリックして実行します。

BitGen

4.1i Virtex-II BitGen - コンフィギュレーション後に DCI クロックをオフにする方法について (SSTL2、SSTL3 AM エラーのパッチ)
(Xilinx Answer 13012)

4.2i BitGen - プロセッサを通過する Virtex-II Pro の TBUF ラインが適正にプログラムされない
(Xilinx Answer 14734)

4.1i BitGen - Virtex-II コンフィギュレーションが正しく実行されず、INIT が Low、DONE ピンが High にならない
(Xilinx Answer 13766)

4.2i BitGen - 複数の I/O 標準を使用すると、Virtex-II Pro のビットストリームが正しく生成されない
(Xilinx Answer 14063)

4.2i BitGen - STARTUP_WAIT が使用されているときのデフォルト シーケンス
(Xilinx Answer 13969)

4.1i Virtex-II BitGen - HSTL、GTL、SSTL 出力標準のデューティ サイクルが向上した
(Xilinx Answer 13732)

4.1i Virtex-II Pro BitGen - 特定 I/O 標準の出力設定が変更されている
(Xilinx Answer 13970)

4.2i BitGen - Virtex-II Pro を使用する場合、4.2i サービス パック 1 またはそれ以降をインストールする必要がある
(Xilinx Answer 14044)

4.2i BitGen - 「ERROR:DesignRules:543 - Blockcheck: Invalid GT configuration. GT_AURORA_4 IO standard CLK_COR_SEQ_LEN must be set 4.」というエラー メッセージが表示される(Xilinx Answer 13577)

CPLD

CPLD CoolRunner XPLA3 XCR3064XL - 製品変更の通知がデバイスのタイミングに直接影響する場合に、正しいスピード ファイルが使用されているかを確認する方法
(Xilinx Answer 14650)

CPLD XC9500XV - XC95288XV のスピード グレード -5 が -6 に置き換えられてしまう
(Xilinx Answer 14731)

4.1i CPLD CoolRunner-II - 内部グローバル OE を駆動するレジスタが正しく機能しない
(Xilinx Answer 14309)

4.1i CPLD XPLA3 TSim - 負エッジで動作する積項クロックでタイミング シミュレーションが実行されない
(Xilinx Answer 12399)

4.1i CPLD CoolRunner XPLA3 - Tpco タイミング パスの変更
(Xilinx Answer 14308)

4.1i CPLD CoolRunner-II - 内部グローバル OE を駆動するレジスタが正しく機能しない
(Xilinx Answer 14309)

4.2i CoolRunner-II CPLDFit - 1.5V LVCMOS 入力を自動選択するとシュミット トリガ回路が有効になる
(Xilinx Answer 13953)

4.2i CoolRunner-II Hprep6 - シュミット トリガ回路がデバイス上で動作しない
(Xilinx Answer 13558)

4.2i CoolRunner-II HPrep6 - JEDEC ファイルで標準電圧が常に 1.5/1.8V に設定される
(Xilinx Answer 13560)

4.2i CoolRunner-II CPLDFit - VREF ピン配置のアップデート
(Xilinx Answer 13956)

4.2i CPLDFit- 「ERROR:Cpld - Design contains 13 unique asynchronous resets and presets, exceeds device limit 12...」というエラー メッセージが表示される
(Xilinx Answer 13728)

4.2i CoolRunner-II TAEngine - クロック分周器と両エッジで動作するレジスタのタイミング値がタイミング レポートに表示されない
(Xilinx Answer 13957)

4.2i CoolRunner-II TSim - クロック分周回路で DataGATE を使用しているとタイミング シミュレーションが停止する
(Xilinx Answer 13958)

Data2BRAM

4.2i Data2BRAM - ダイレクト ビット ファイル置換が実行されると、Data2BRAM セグメンテーション エラーが発生する
(Xilinx Answer 14724)

4.2i Data2BRAM - データのポート幅が 1、2、4 ビットのいずれかであると BRAM コンポーネントの BIT ファイルが正しくアップデートされない
(Xilinx Answer 13493)

4.2i Data2BRAM - BitGen を実行中に不完全な file_bd.bmm ファイルが生成される
(Xilinx Answer 13432)

4.2i Data2BRAM - MEM ファイルの入力で開始アドレス 0x00000000 が指定されるとエラーが発生する
(Xilinx Answer 14046)

ECS

4.1i ECS - デザインをコピーして貼り付けると、不正な接続ができたり、「Fatal_Error:GuiUtilities:WinApp.c.570:$Revision」というエラー メッセージが表示される
(Xilinx Answer 14774)

4.2i ECS - ECS シンボルで bit_vector タイプの属性値を保持できない
(Xilinx Answer 14772)

4.2i ECS - 「ERROR:HDLParsers: 1311 - <file_name.vhf> line <xx>. Parameter of mode...」というエラー メッセージが表示される(Xilinx Answer 14411)

4.1i ECS - XC4000XL/Spartan-XL デバイスで TDO ピンを汎用 I/O ピンとして使用する方法について
(Xilinx Answer 13018)

4.1i ECS - Spartan-XL ライブラリ プリミティブに使用できないものがある
(Xilinx Answer 13310)

4.1i ECS - 「Fatal Error: WinApp c:570:$Revision - This application has discovered an exceptional condition from which it cannot recover. Process will terminate.」というエラー メッセージが表示される (Xilinx Answer 13501)

4.1i ECS - 「Error: Point not on primary grid (#, #)」というエラー メッセージが表示される
(Xilinx Answer 13082)

Floorplanner

4.2i Floorplanner - 日本語版 Floorplanner でエリア制約のツール ヒントを表示させると「FATAL_ERROR; GuiUtilities: WinApp.c:570:$Revision.」というエラー メッセージが表示される
(Xilinx Answer 14508)

4.2i Floorplanner - Virtex-II Pro デザインを読み込むとセグメンテーション エラーが発生する
(Xilinx Answer 14007)

4.2i Floorplanner - モジュール ポートのラッツネスト接続が表示されない
(Xilinx Answer 14008)

FPGA Express

3.6.x FPGA Express - 「ERROR:Place:1747 - The IOB ddr_ad[8] is locked to site L13 in Bank 3. This violates the Select I/O banking rules.」というエラー メッセージが表示される(Xilinx Answer 12773)

3.6.x FPGA Express - アドバンスの -6 2v1000FG256 スピード ファイルが実行されず、「The speed grade --> -6 <-- doesn't seem to be available for the device --> 2V1000FG256.」というエラー メッセージが表示される
(Xilinx Answer 13259)

3.6x FPGA Express - 「Error: The I/O pad cells at port 'x' are configured incorrectly. (FPGA-PADMAP-6)」というエラー メッセージが表示される
(Xilinx Answer 13158)

iMPACT

4.2i iMPACT - バッチのファイル生成モードで検証コマンド ライン オプションを使用すると、不正な TDO 値が SVF ファイルに書き込まれる
(Xilinx Answer 14753)

4.1i iMPACT - 「ERROR:iMPACT:477 - The BSDL for device 'UNKNOWN' is out of date...」というエラー メッセージが表示される
(Xilinx Answer 14434)

4.2i iMPACT - MCS ファイルでプログラムすると、「ERROR:Portability:3 - This Xilinx application has run out of memory...」というエラー メッセージが表示される
(Xilinx Answer 14165)

4.2i iMPACT - CP56 または CS48 パッケージの XCR3064XL を含む JTAG チェーンで、デバイスをプログラムできない
(Xilinx Answer 14755)

4.1i iMPACT- XC9500XV のプログラムができない
(Xilinx Answer 14450)

4.1i iMPACT - XC18V01 を使用せずに System ACE ソフトコントローラ (SC) ソリューションを使用できない
(Xilinx Answer 14756)

4.2i iMPACT Spartan-IIE - 検証を実行すると「There are XXX differences...Verification terminated.」というエラー メッセージが表示される
(Xilinx Answer 14549)

4.2i iMPACT - MultiLINX ケーブルを使用して XC18V04 をパラレル モードにプログラムできない
(Xilinx Answer 14576)

4.2i iMPACT - ビットストリーム圧縮が使用された場合、System ACE MPM デバイスからコンフィギュレーションできない
(Xilinx Answer 14594)

4.2i iMPACT - CoolRunner-II XC2C25 デバイスがサポートされない
(Xilinx Answer 14082)

4.2i iMPACT - XC9500XL の SVF ファイルで不正なマスク値が生成され、TDO が一致しない
(Xilinx Answer 14137)

4.2i iMPACT - 「ERROR:iMPACT:5 - Error of type 'Improper Entity Declaration' encountered while parsing BSDL file...」というエラー メッセージが表示される
(Xilinx Answer 14435)

4.2i iMPACT - XC18V01/512/256 で SVF をプログラムするとエラーが発生する
(Xilinx Answer 14193)

4.1i iMPACT - 「ERROR:iMPACT:477 - The bsdl for device 'UNKNOWN' is out of date.」というエラー メッセージが表示される
(Xilinx Answer 14434)

4.1i iMPACT - 「ERROR:Portability:90 - Command line error: Argument[2]...'/dev/ttya'」というエラー メッセージが表示される
(Xilinx Answer 14306)

4.1i iMPACT - V200E_BG352.bsd ファイルが原因で「FATAL_ERROR:GuiUtlities:WinApp.c:570 This application has discovered an exceptional condition...」というエラー メッセージが表示される
(Xilinx Answer 13943)

4.2i iMPACT - XC18V00 PROM に対する読み込み禁止が設定されない
(Xilinx Answer 14166)

4.1i iMPACT、XC18V00 - FPGA を読み込むコマンドを実行したときに CF ピンが Low にならない
(Xilinx Answer 13334)

4.2i iMPACT - PC4 の /INIT ピンが Low で駆動される (コンフィギュレーション エラー)
(Xilinx Answer 14029)

4.2i iMPACT - [Erase Options] ダイアログ ボックスで [Cancel] をクリックしても、パーツが削除されてしまう
(Xilinx Answer 14094)

4.2i iMPACT - SVF/STAPL ファイルを追加すると「FATAL_ERROR: GuiUtilities: WinApp.c:570: $Revision...」というエラー メッセージが表示されてアプリケーションが停止する
(Xilinx Answer 13563)

4.2i iMPACT - 「ERROR:Bitstream:44 - PromGen option -b (Disable Byte Mirroring) specified for serial PROM...」というエラー メッセージが表示される
(Xilinx Answer 13700)

MAP

4.2i MAP - XBLKNM プロパティが使用されていると、反転が CEMUX に付けられない
(Xilinx Answer 14061)

4.1i Virtex-II MAP - FDDRRSE が IOB にパックされないためにロジックが破損する
(Xilinx Answer 14695)

4.2i Virtex-E MAP - ガイド MAP で「"ERROR:MapLib:206 - Cannot guide LUT with output...」というエラー メッセージが表示される
(Xilinx Answer 14815)

4.1i Virtex-II MAP - キャリー チェーンが分割されているとエラー メッセージが表示される
(Xilinx Answer 13860)

4.1i MAP - 「ERROR:Pack:625 - The dual data rate register "x" failed to combine with output buffer "y" as required...」というエラー メッセージが表示される
(Xilinx Answer 13922)

4.1i Virtex-II MAP - 負の RLOC 値を持つ RPM を含むデザインで配線に長時間かかりツールがクラッシュする
(Xilinx Answer 13135)

4.1i Virtex-II MAP - 複数の RAM 16X1D コンポーネントが 16X2 DPRAM と同じスライスにパックされない
(Xilinx Answer 12888)

NCDesign

4.1i Virtex-II DCM - DESKEW_ADJUST 属性について (SOURCE_SYNCHRONOUS、SYSTEM_SYNCHRONOUS)
(Xilinx Answer 14743)

NGD2EDIF

4.1i NGD2EDIF - OSC4 を参照すると、タイミング シミュレーションでネットリストの致命的エラーが発生する
(Xilinx Answer 14000)

NGD2VER

4.1 NGD2VER - -ul オプションを使用するとファイルの最後に空白の`uselib を追加できる
(Xilinx Answer 14004)

NGD2VHDL

4.2i NGD2VHDL/NGD2VER - 「FATAL_ERROR:Portability: basutformat.c:145:1.9 - Stack corrupted.」というエラー メッセージが表示される
(Xilinx Answer 13915)

NGDBuild

4.1i NGDBuild/モジュール デザイン - モジュール間にまたがる制約が破損する
(Xilinx Answer 14376)

4.1i NGDBuild - DCM の位相シフト値を固定してもクロックの到着時間が変わらない
(Xilinx Answer 14104)

4.1i NGDBuild - GT 変数で RX_LOSS_OF_SYNC_FSM は TRUE に設定する必要がある
(Xilinx Answer 13667)

4.2i NGDBuild - CHAN_BOND_ONE_SHOT プロパティ (GT_INFINI_*、GT_AURORA_*、GT_XAUI_*) を修正できない
(Xilinx Answer 13596)

4.1i NGDBuild - 「EXCEPTION:Xdm:xdm_property.c:1044:$Id: xdm_property.c,v 1.46...」などのエラー メッセージが表示される
(Xilinx Answer 13524)

パッケージ

4.2i Virtex-E - XCV600E CB228 パッケージ ファイルの 4.2i サービス パック 3 への追加
(Xilinx Answer 14744)

4.2i Virtex-II Pro - パッケージ ファイルに LVDS パッケージ ペアが不正に含まれる
(Xilinx Answer 14563)

PAR

4.2i Virtex-II PAR - 「FATAL_ERROR:Route:basrtsanity.c:169:1.8 - Process will terminate...」というエラー メッセージが表示される
(Xilinx Answer 14241)

4.2i PAR - GLOBAL_LOGIC1 信号が部分再コンフィギュレーション モードで正しくガイドしない
(Xilinx Answer 14812)

4.2i Virtex-II PAR - 部分再コンフィギュレーション モードのアセンブリ段階で PAR がクラッシュする
(Xilinx Answer 14813)

4.1i Virtex-II PAR - "ERROR:Place:1721- The current designer-locked placement of the IOB xx and yy makes this design unroutable due to a physical routing limitation...」というエラー メッセージが表示される
(Xilinx Answer 11747)

4.2i Virtex-E PAR - USELOWSKEWLINES 制約が設定された信号のクロック ネット配線が不正である
(Xilinx Answer 14388)

4.2i Virtex-II PAR - 配置ツールでインクリメント ガイド中に配線不可能なデザインが作成される
(Xilinx Answer 14381)

4.2i Virtex-II PAR - 「FATAL_ERROR:Route:basrtsanity.c:244:1.8 - Process will terminate.」というエラー メッセージが表示される
(Xilinx Answer 14379)

4.1i Virtex-E ガイド PAR - 「WARNING:Place:1737 - Overlapping range constraints.」という警告メッセージが表示される
(Xilinx Answer 14378)

4.2i PAR - Virtex-II Pro の配線に問題があるためクロック スキューが多くなる
(Xilinx Answer 14064)

4.2i Virtex-II PAR - ガイド ファイルを使用して PAR を実行すると PWR/GND 配線に時間がかかる
(Xilinx Answer 14389)

4.2i Virtex-E PAR - USELOWSKEWLINES 制約が設定された信号のクロック ネット配線が不正である
(Xilinx Answer 14388)

4.2i Virtex-II PAR - 部分再コンフィギュレーション デザインでドライバのない logic0/1 信号が生成される
(Xilinx Answer 14391)

4.2i PAR - 部分再コンフィギュレーションのアセンブリ段階で VCC/GND 信号が正しく組み込まれない
(Xilinx Answer 14134)

4.1i Virtex-II PAR - DCM を使い過ぎたために配置ツールがクラッシュする
(Xilinx Answer 13427)

4.2i Virtex-II PAR - 部分再コンフィギュレーション フローのアクティブ モジュール インプリメンテーション段階で配線がクラッシュする
(Xilinx Answer 14135)

4.1i Spartan-XL PAR - タイミングが満たされた後も配線が終了しない
(Xilinx Answer 13047)

4.2i Spartan-II PAR - PAD レポートの NC ピン情報が矛盾している
(Xilinx Answer 14139)

Project Navigator

4.1i Project Navigator - 「There is another Xilinx application running that you must exit before running Xilinx ISE.」というエラー メッセージが表示される
(Xilinx Answer 12730)

4.2i ISE - Windows 2000 の場合、制限付きのユーザーが LeonardoSpectrum デザイン フローを選択できない
(Xilinx Answer 14773)

4.1i Project Navigator - CPLD デザインの場合、Xport で「exit code 65535」というエラー メッセージが表示される
(Xilinx Answer 13951)

スピード ファイル

4.2i タイミング/TRACE/スピード ファイル - Virtex-II のタイミング解析でラッチを介して CE から Q ピンのパスが解析されない
(Xilinx Answer 14750)

4.2i Timing Analyzer/TRACE/Virtex-II - DCM PSDONE の clock-to-out 時間が CLKIN ではなく PSCLK に関連している
(Xilinx Answer 14805)

4.2i Virtex-II スピード ファイル/NGDAnno - GSR 信号からレジスタ付き乗算器への遅延がない
(Xilinx Answer 14423)

4.2i スピード ファイル/NGDAnno - タイミング シミュレーションで DDR の clock-to-out 時間が Timing Analyzer/TRACE のものと一致しない
(Xilinx Answer 14424)

4.2i Virtex-II スピード ファイル - TRACE/Timing Analyzer でレポートされる TIOPICK/TIOICKP (IOB レジスタのセットアップ/ホールド) の値がデータシートの値と一致しない
(Xilinx Answer 13659)

4.2i Virtex-II スピード ファイル - Timing Analyzer/TRACE でレポートされる Trck 値がデータシートの値と一致しない
(Xilinx Answer 13806)

4.1i インストール - Spartan-II および Virtex ファミリの最新スピード ファイルの入手先について
(Xilinx Answer 12201)

ステップ

4.2i Virtex-II MULT18X18 - 拡張乗算器のスピードを設定する方法 (CONFIG STEPPING 制約)
(Xilinx Answer 14339)

Timing Analyzer

4.1i Timing Analyzer/TRACE - SRL16_1 が正しいタイム グループに表示されない
(Xilinx Answer 14339)

4.2i Timing Analyzer/TRACE - タイミング レポートのデータシート I/O セクションにクロック位相シフトの記載がない
(Xilinx Answer 13704)

タイミング シミュレーション

4.1i タイミング シミュレーション - トライステート ネットワークの配線遅延値が大きすぎる
(Xilinx Answer 14088)

XDL

4.1i XST - インクリメンタル合成で「ERROR: Xst:612 - Data Corruption (Ngo out) cannot find DM cell for <primitive>」というエラー メッセージが表示される
(Xilinx Answer 14138)

XFLOW

4.2i XFLOW - -synth vhdl_speed.opt オプションがサポートされない
(Xilinx Answer 14820)

4.2i XFLOW - CoolRunner-II デザインをインプリメントすると正常に動作しない
(Xilinx Answer 14821)

4.2i XPower - 「Error: java.exe has generated errors and will be closed by Windows. You will need to restart the program.」というエラー メッセージが表示される(Xilinx Answer 14587)

XST 全般

4.1i XST - インクリメンタル合成で「ERROR: Xst:612 - Data Corruption (Ngo out) cannot find DM cell for <primitive>」というエラー メッセージが表示される
(Xilinx Answer 11471)

4.1i XST - 補数式を使用すると不正な結果が得られる
(Xilinx Answer 14111)

4.1i XST - 複雑なブール代数式を使用すると不正な結果が得られる
(Xilinx Answer 14110)

4.1i XST - VHDL 演算子 REM を使用すると不正な結果が得られる
(Xilinx Answer 14108)

4.1i XST - 1 つの式に複数の除算演算子を使用すると不正な結果が得られる
(Xilinx Answer 13967)

4.1i XST - SLA 演算子を使用すると不正な結果が得られる
(Xilinx Answer 13120)

4.2i XST - 「INTERNAL_ERROR:Xst:cmain.c:3021:1.63.16.2」というエラー メッセージが表示される
(Xilinx Answer 14106)

4.1i XST - 「WARNING:Xst:37 - Unknown property 'attribute_name'.」という警告メッセージが表示される(Xilinx Answer 9455)
AR# 9904
作成日 08/10/2000
最終更新日 01/19/2006
ステータス アーカイブ
タイプ 一般