UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 9920

4.2i Foundation - 「ABORT @ ###」というエラー メッセージが表示される

説明

キーワード : ABORT, Synopsys, @, Aldec, FPGA Express

重要度 : 標準

概要 :
Foundation で VHDL または Verilog デザインを合成すると、次のエラー メッセージが表示されます。

"Abort @ ###"

ソリューション

この問題は、FPGA Express と Foundation とのインターフェイスに問題があるために発生します。 問題の原因を探るには、次の手順に従います。

1. FPGA Express をスタンドアロンで起動し、デザインを開いて合成します。 上述の「ABORT」メッセージは表示されましたか。

表示されなかった場合 : 2 つのツール間の通信に問題があります。 ザイリンクスのサポート サイトで WebCase を開いてください。
http://support.xilinx.co.jp/support/clearexpress/websupport.htm

表示された場合 : 次のステップに進みます。

2. モジュールをひとつずつ合成し、どのモジュールでエラーが発生するかを調べます。

3. エラーが発生するモジュールを識別できたら、問題を引き起こしている行が見つかるまで、コードをコメント アウトしていきます。 コードが正しくても、正しく解析されていない場合は、WebCase でケースを開いてください。
http://support.xilinx.co.jp/support/clearexpress/websupport.htm
AR# 9920
日付 08/12/2003
ステータス アーカイブ
タイプ 一般