Versal ACAP デザイン プロセス資料

ザイリンクスの資料は、必要なコンテンツを見つけやすいように、設計プロセスに基づいて構成されています。大まかな設計プロセスを下記に示しています。関心のある設計プロセスをクリックすると、関連資料が表示されます。日本語版は、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。

AI エンジンの開発: AI エンジン グラフおよびカーネルの作成、ライブラリの使用法、シミュレーションのデバッグおよびプロファイリング、アルゴリズム開発に関するガイダンスを提供します。PL と AL エンジン カーネルの統合も含まれます。

フロー形式
AI エンジン カーネルの開発、グラフ化 AI エンジンおよびグラフを設計 AI エンジンおよびグラフを設計 Vitis™ で AI エンジン カーネルとグラフをテスト/検証 AI エンジン ライブラリ PL および AI エンジン カーネルと PS ホスト アプリケーションを統合 Vitis™ で AI エンジンカーネルと グラフをテスト/検証 ハードウェア エミュレーションを使用してデザインをテスト/検証 Vitis™ で PL および AI エンジン カーネルと PS ホスト アプリケーションを統合 ハードウェアでデザインをテスト/検証 ハードウェア エミュレーションを使用して デザインをテスト/検証 AI エンジン アレイの分割 Versal デザインの分割 (AI エンジン アレイを含む) アルゴリズムの検証、AI エンジン カーネルのテスト/検証... Vitis™ でアルゴリズムの検証、 AI エンジン カーネルのテスト/検証 デバッグ パフォーマンス解析と最適化 HW でのデバッグ デバッグ パフォーマンス解析と最適化 パフォーマンス解析と最適化 デバッグ デバッグ AI エンジン カーネルの開発、グラフ化 パフォーマンス解析と最適化 パフォーマンス解析と最適化 グラフ内の GMIO ポートと PLIO ポートのマップ グラフへの PL カーネルの統合 PS ホスト アプリケーションのプログラム パフォーマンス解析 システムのリンク システムのパッケージ、運用 AI エンジンおよびグラフを設計 概要 ハードウェアでデザインを テスト/検証 HW でのデバッグ パフォーマンス解析と最適化 グラフ内の GMIO ポートと PLIO ポートのマップ グラフへの PL カーネルの統合 PS ホスト アプリケーションのプログラム パフォーマンス解析 システムのリンク システムのパッケージ、運用 オプション: アルゴリズムの検証および AI エンジン カーネルのテスト/検証: ザイリンクス MATLAB & Simulink 向けアドオン
リスト形式
デフォルト デフォルト タイトル 日付