Versal ACAP デザイン プロセス資料

ザイリンクスは、Versal アーキテクチャを活用する開発を支援するため、さまざまな資料、リソース、設計手法を提供しています。Versal ACAP を使用して開発を始めるときに、まず何から着手すべきか分からない場合には、対話型ガイドのデザイン フロー アシスタントを利用して開発の戦略を立てることができます。また、デザイン プロセス ハブでは、Versal に関するすべての資料が設計段階ごとに分類および表示されているため、必要な情報をすぐに入手できます。Versal トレーニング コース一覧は、Versal トレーニング全般をご覧ください。

AI エンジンの開発: AI エンジン グラフおよびカーネルの作成、ライブラリの使用法、シミュレーションのデバッグおよびプロファイリング、アルゴリズム開発に関するガイダンスを提供します。PL と AL エンジン カーネルの統合も含まれます。

フロー形式
概要 AI エンジン カーネルの開発、グラフ化 AI エンジンおよびグラフを設計 AI エンジンおよびグラフを設計 Vitis™ で AI エンジン カーネルとグラフをテスト/検証 AI エンジン ライブラリ PL および AI エンジン カーネルと PS ホスト アプリケーションを統合 Vitis™ で AI エンジンカーネルと グラフをテスト/検証 ハードウェア エミュレーションを使用してデザインをテスト/検証 Vitis™ で PL および AI エンジン カーネルと PS ホスト アプリケーションを統合 ハードウェアでデザインをテスト/検証 ハードウェア エミュレーションを使用して デザインをテスト/検証 AI エンジン アレイの分割 Versal デザインの分割 (AI エンジン アレイを含む) アルゴリズムの検証、AI エンジン カーネルのテスト/検証... Vitis™ でアルゴリズムの検証、 AI エンジン カーネルのテスト/検証 デバッグ パフォーマンス解析と最適化 HW でのデバッグ デバッグ パフォーマンス解析と最適化 パフォーマンス解析と最適化 デバッグ デバッグ AI エンジン カーネルの開発、グラフ化 パフォーマンス解析と最適化 パフォーマンス解析と最適化 トレーニング モジュール グラフ内の GMIO ポートと PLIO ポートのマップ グラフへの PL カーネルの統合 PS ホスト アプリケーションのプログラム パフォーマンス解析 システムのリンク システムのパッケージ、運用 AI エンジンおよびグラフを設計 ハードウェアでデザインを テスト/検証 HW でのデバッグ パフォーマンス解析と最適化 グラフ内の GMIO ポートと PLIO ポートのマップ グラフへの PL カーネルの統合 PS ホスト アプリケーションのプログラム パフォーマンス解析 システムのリンク システムのパッケージ、運用 MATLAB および Simulink での 開発 ( Vitis Model Composer 使用 )
リスト形式
デフォルト デフォルト タイトル 日付