Versal デザイン プロセス資料

ザイリンクスは、Versal アーキテクチャを活用する開発を支援するため、さまざまな資料、リソース、設計手法を提供しています。Versal ACAP を使用して開発を始めるときに、まず何から着手すべきか分からない場合には、対話型ガイドのデザイン フロー アシスタントを利用して開発の戦略を立てることができます。また、デザイン プロセス ハブでは、Versal に関するすべての資料が設計段階ごとに分類および表示されているため、必要な情報をすぐに入手できます。Versal トレーニング コース一覧は、Versal トレーニング全般をご覧ください。

機械学習とデータ サイエンス: 機械学習モデルを Caffe または TensorFlow フレームワークから Vitis AI にインポートし、デザインを最適化してその効果を評価するまでのフロー ガイドを提供します。

フロー形式
カスタム PL IP ブロックおよび RTL モジュールの作成 概要 HLS を使用した PL カーネルの作成 ML 推論 ブロック デザインの作成 トレーニング モジュール Vitis HLS ライブラリの使用 必要に応じてデバッグ Vitis™ HLS のプログラム 固定小数点モデルをバイナリにコンパイル パフォーマンス最適化 API コードでコンパイルされたモデルを実行して Versal® をデプロイ または Vitis™ パフォーマンス最適化 浮動小数点モデルから固定小数点モデルへの量子化 パフォーマンス最適化 スピードに対してモデルを最適化 PL カーネルの検証 ランタイム中のテストと検証 Vitis HLS ライブラリの使用 DPU を使用したカスタム プラットフォームの作成
リスト形式
デフォルト デフォルト タイトル 日付