

# ML501 リファレンス デザイン

## ユーザー ガイド

UG227 (v1.0) 2007 年 6 月 18 日



Xilinx (以下「ザイリンクス」といいます)では、ザイリンクス FPGA におけるデザインの開発目的のみにこの文書を開示します。この文書に明記されている場合を除き、電子、機械、複写、録音を含め、いかなる形態または手段においても、ザイリンクスの書面による事前の許可なく資料をコピー、複製、配布、再発行、ダウンロード、表示、掲載、転送することはできません。この文書に含まれている資料を許可なく使用すると、著作権法、商標法、秘密保護と公示の法律、通信規定と法規の違反となる可能性があります。

ザイリンクスでは、この文書の適用および使用により生じる損害の責任を一切負いません。また、ここに明記されている場合を除き、この法定通知のいずれの部分も、黙示、禁反言、その他の法律論理による特許、商標、著作権、その他の知的資産権のライセンスや権利の付与とは見なされません。この文書の内容の使用および実施に必要ないかなる権利の取得もユーザー個人の責任となります。文書中のエラーの訂正や、ユーザーに提供されるエンジニアリングのソフトウェア サポートおよびヘルプの正確性や正当性については責任を負いかねます。また、文書をアップデートする確約もいたしません。ザイリンクスはこれらの条件および条項を独自の判断によって変更する権利を有します。

この文書は「現状のまま」で提供され、ユーザーは自己責任でこの文書を使用することに同意したものとみなされます。ザイリンクス、ザイリンクスの従業員、およびザイリンクスの販売特約店の従業員によるその他の口頭または書面によるいかなる情報、アドバイス等によっても、新たな内容の保証が創設されたり上記の制限保証の範囲を拡大させたりするものではありません。ザイリンクスでは、特許や著作権その他の知的資産権の不侵害、商品性、および特定目的への適合性は明示黙示を問わず保証いたしません。

ザイリンクスでは、文書の使用または使用不能の結果生じた間接的、懲罰的、特別、または付随的いかなる損害 (利益の損失、業務の中断、交換品の費用、情報の消失や破損を含む) については、その可能性を事前に通告されていた場合でも一切責任を負いません。ユーザーに対するザイリンクスの損害賠償責任総額は、いかなる場合にもユーザーがザイリンクスに支払った文書の代金を上限とします。たとえいかなる救済手段もその実質的目的を達せない場合でも、上記の制限責任および免責条項が法律上最大限認められる限度で適用されます。

この文書は、安全装置が必要となるような危険な環境でのオンライン制御装置としての使用を目的にしたものではありません。原子力施設、航空機操縦・通信システム、航空管制、生命維持装置、武器の作動・運転等 (以下高リスク行為とします)、安全装置が必要となるような危険な環境でのオンライン制御装置としての使用、再販売を意図しての設計・製造または停止・誤作動対策措置がなされたものではありません。ザイリンクスは、高リスク行為用途への適性に関する明示的・黙示的を問わず一切の保証を、ここに明確に排除します。

Copyright © 2006-2007 Xilinx, Inc. All Rights Reserved. 本文書に記載されている「Xilinx」、ザイリンクスのロゴ、およびザイリンクスが所有する製品名等は、米国 Xilinx Inc. の米国における登録商標です。その他に記載されている会社名および製品名等は、各社の商標または登録商標です。

---

---

## 改訂履歴

次の表に、この文書の改訂履歴を示します。

日付	バージョン	改訂内容
2007/06/18	1.0	初版リリース



---

## このマニュアルについて

その他のリソース .....	7
その他のサポート リソース.....	8
表記規則 .....	8
オンライン マニュアル .....	8

## ML501 リファレンス デザイン

概要 .....	9
リファレンス デザイン.....	10
Base System Builder .....	10
EDK デザイン .....	11
スタンドアロン ソフトウェア アプリケーション .....	12
参考資料 .....	14



# このマニュアルについて

---

本ユーザー ガイドでは、ML501 評価プラットフォームを使用して Virtex™-5 LX の機能を実証するデザインをいくつか紹介します。

## その他のリソース

次の資料は、<http://japan.xilinx.com/virtex5> からダウンロードできます。

- Virtex-5 ファミリの概要  
Virtex-5 ファミリの特徴と種類について記載されています。
- Virtex-5 データシート : DC 特性およびスイッチ特性  
このデータシートには、Virtex-5 ファミリの DC 特性とスイッチ特性について記載されています。
- XtremeDSP™ ユーザー ガイド  
XtremeDSP スライスの説明と、DSP48E スライスを使用するためのリファレンス デザインを含みます。
- Virtex-5 コンフィギュレーション ユーザー ガイド  
コンフィギュレーション インターフェイス (シリアルおよび SelectMAP)、ビットストリーム暗号化、バウンダリ スキャン、JTAG コンフィギュレーション、リコンフィギュレーション方法、SelectMAP と JTAG インターフェイスからのリードバックに関する章が含まれています。
- Virtex-5 パッケージおよびピン配置の仕様  
デバイス/パッケージの組み合わせと最大 I/O 数、ピン定義、ピン配置表、ピン配置図、機械図、温度仕様などを示す表が含まれます。

## その他のサポート リソース

シリコンやソフトウェア、IP に関するアンサー データベースを検索したり、テクニカル サポートのウェブ ケースを開くには、次のウェブ サイトにアクセスしてください。

<http://japan.xilinx.com/support>

## 表記規則

このマニュアルでは、次の表記規則を使用しています。各規則について、例を挙げて説明します。

表記規則	使用箇所	例
<u>アンダーライン テキスト</u>	ウェブ ページへのリンク	<a href="http://japan.xilinx.com/virtex5">http://japan.xilinx.com/virtex5</a>

## オンライン マニュアル

このマニュアルでは、次の規則が使用されています。

表記規則	使用箇所	例
青色の文字	マニュアル内の相互参照を示します。	詳細については、「 <a href="#">その他のリソース</a> 」を参照してください。 詳細については、第 1 章の「 <a href="#">タイトルフォーマット</a> 」を参照してください。
赤色の文字	ほかのマニュアルへの相互参照を示します。	詳細については、『Virtex-II Platform FPGA ユーザー ガイド』の <a href="#">図 2-5</a> を参照してください。
<a href="#">青色の下線付き文字</a>	ウェブサイト (URL) へのハイパーリンクです。	最新のスピード ファイルは、 <a href="http://www.xilinx.co.jp">http://www.xilinx.co.jp</a> から入手できます。



# ML501 リファレンス デザイン

---

## 概要

Virtex-5 FPGA ファミリは、高性能ロジック、シリアル コネクティビティ、信号処理、エンベデッド処理リソースの組み合わせを最適化した複数のプラットフォームで提供されています。Virtex-5 FPGA の全ファミリは、2 世代目 ASMBL™ (Advanced Silicon Modular Block) テクノロジと最新の 65nm 銅配線テクノロジーを使用して構築された業界最高性能の FPGA です。

シリコンに統合された IP ブロックから直接提供される機能のほかに、システム レベル エンジニア向けにザイリンクス [LogiCORE IP](#) カタログおよび [embedded processing IP](#) カタログがあります。エンベデッド処理システムの構築は、EDK (エンベデッド開発キット) の一部である BSB (Base System Builder) ウィザードを使用することで簡単にできます。

各ボードに含まれているコンパクトフラッシュ (CF) カードの中にあるデモ コンテンツを実行すると、ML501 ボードの機能を簡単に理解することができます。「ML501 Getting Started Tutorial」[\[参考資料 2\]](#) では、CF カードにあらかじめロードされている ACE ファイルから ML501 をコンフィギュレーションする方法および予想される出力に対して何を認識すべきかを説明しています。

## リファレンス デザイン

### Base System Builder

BSB ウィザードを使用すると、ポイント & クリックの GUI を使用してザイリンクスのプロセッサと関連するペリフェラルセットを選択するだけで簡単にエンベデッドシステムを構築できます。次のサイトでは、ML501 用に BSB で設計したデザインが入手できます。

- [http://www.xilinx.com/products/boards/ml501/reference\\_designs.htm#bsb\\_design](http://www.xilinx.com/products/boards/ml501/reference_designs.htm#bsb_design)

「Embedded System Tools Reference Manual」 [参考資料 4] にあるチュートリアルでは、ML501 プラットフォーム用のハードウェアデザインを作成するための EDK BSB ウィザードの使用方法について説明しています。図 1 に、BSB で生成された MicroBlaze™ ベースのエンベデッドシステムのブロック図を示します。また、BSB 内でインスタンス化されたペリフェラルの機能を検証するため、基本的なソフトウェア検証のアプリケーション セットも生成されます。

XPS (Xilinx Platform Studio) 環境を使用すると、標準的な EDK IP またはユーザーが作成した IP コアを追加して、BSB デザインをさらにカスタマイズできます。





図 1: Base System Builder のブロック図

## EDK デザイン

この ML501 リファレンス デザインは、MicroBlaze プロセッサおよび EDK IP カタログで提供されるペリフェラルの拡張セットを使用するエンベデッド プロセッシング システムを構築するため、エンベデッド開発キット (EDK) を使用しています。ML501 EDK リファレンス デザインには完全な EDK プロジェクトが含まれているため、ML501 プラットフォームの機能を探索できます。概要およびセットアップの項目では、デザインやテスト環境のセットアップ方法について説明しています。スタンドアロン アプリケーションのセクションでは、搭載されているソフトウェア アプリケーションを使用してリファレンス デザインを実行する方法を説明しています。ML501 用の EDK デザインは次のサイトから入手できます。

- [http://www.xilinx.com/products/boards/ml501/reference\\_designs.htm#ref\\_design](http://www.xilinx.com/products/boards/ml501/reference_designs.htm#ref_design)

図 2 に、ML501 リファレンス デザインで使用されたハードウェアの上位ブロック図を示します。



UG227\_02\_061407

図 2: ML501 の上位ブロック図

## スタンドアロン ソフトウェア アプリケーション

EDK ハードウェア リファレンス デザインで実行されるソフトウェア アプリケーション (表 1) は、EDK 内でコンパイルでき、JTAG ダウンロード ケーブルを使用して ML501 へダウンロードして検証します。readme.txt ファイルおよびあらかじめ構築された ELF ファイル/ACE ファイルは、次のサイトから入手できます。

- [http://japan.xilinx.com/products/boards/ml501/reference\\_designs.htm#ref\\_design](http://japan.xilinx.com/products/boards/ml501/reference_designs.htm#ref_design)

表 1: デモンストレーション ソフトウェア アプリケーション

名前	説明
ml501_mb_standalone_apps_bit_elf_ace.zip	スタンドアロンの BIT、ELF、および ACE ファイルの集結。各アプリケーションを個別に実行する場合は、ACE ファイルを 1 つ選択し、量産版 ML501 CF カードのコンフィギュレーション アドレス 6 の system_my_ace.ace を置き換える。
download.bit	ブートループ コードを実行する MicroBlaze エンベデッド プロセッシング システム。
bootload.elf bootload.ace bootload_readme.txt	ACE ファイル デモンストレーションのロードおよび起動のためのメイン メニュー。
button_led_test.elf button_led_test.ace button_led_test_readme.txt	GPIO DIP スイッチ、GPIO LED、N-E-S-W ボタンおよび LED の機能を検証する。
flash_hello.elf flash_hello_readme.txt	ユーザーが生成するリニア フラッシュ デザインのプレースホルダ アプリケーション。リニア フラッシュからロードされる。
flash_test.elf flash_test.ace flash_test_readme.txt	リニア フラッシュ メモリを検証する。
hello.elf hello.ace hello_readme.txt	libc ルーチンを使用して、シリアル ポート 出力/入力機能を実行する。
hello_uart.elf hello_uart.ace hello_uart_readme.txt	下位レベル UART ドライバ ルーチンを使用して、シリアル ポート 出力/入力機能を実行する。
iic_eeprom.elf iic_eeprom.ace iic_eeprom_readme.txt	IIC EEPROM のソフトウェア ビット バンギング テスト。
my_ace.elf my_ace.ace my_ace_readme.txt	ユーザーが生成する ACE ファイル用のプレースホルダ アプリケーション。コンパクト フラッシュ カードからロードされる。

表 1: デモンストレーション ソフトウェア アプリケーション ( 続き )

名前	説明
my_plat_flash.elf my_plat_flash_readme.txt	ユーザーが生成するプラットフォーム フラッシュ デザイン用のプレースホルダ アプリケーション。プラットフォーム フラッシュからロードされる。
piezo.elf piezo.ace ringtones.zip piezo_readme.txt	リングトーン RTTTL ファイルを使用して、オンボード ピエゾ スピーカーへのオーディオ出力をデモンストレーションする。
ps2_scancodes_polled.elf ps2_scancodes_polled.ace ps2_scancodes_polled_readme.txt	PS/2 入力ポートへ接続されたデバイスからのスキャン コードを示す。
simon.elf simon.ace simon_readme.txt	N、E、S、W ボタン、LED、および LCD パネルを使用するインタラクティブな動作。
slideshow.elf slideshow.ace slides.zip slideshow_readme.txt	ML501 ボードおよび Virtex-5 テクノロジーの機能をハイライトしたセルフランニング オーディオ/ビデオ プレゼンテーション。
spi_hello.elf spi_hello_readme.txt	ユーザーが生成した SPI フラッシュ デザイン用のプレースホルダ アプリケーション。SPI フラッシュからロードされる。
sysace_rebooter.elf sysace_rebooter.ace sysace_rebooter_readme.txt	System ACE CF コントローラを使用する ACE ファイルをユーザーが選択してロードする。
test_ac97.elf test_ac97.ace test_ac97_readme.txt	AC97 コントローラを使用して音声を録音および再生する。
testfatfs.elf testfatfs.ace testfatfs.zip testfatfs_readme.txt	コンパクトフラッシュカードの FAT ファイルシステムのテストをリード/ライトする。
usb_hpi_test.elf usb_hpi_test.ace demo.bin usb_hpi_test_readme.txt	USB キーボードを使用した、USB ホスト インターフェイス テスト。
usb_printer.elf usb_printer.ace printer.bin usb_printer_readme.txt	USB プリンタを使用した USB ホスト インターフェイス テスト。

表 1: デモンストレーション ソフトウェア アプリケーション ( 続き )

名前	説明
webservice.elf webservice.ace webservice_readme.txt	ウェブブラウザを使用した GPIO LED の制御 およびイーサネット上の GPIO DIP スイッチ ステータスの表示。
xrom.elf xrom.ace xrom_readme.txt	ボード検証/診断

## 参考資料

Virtex-5 デバイスおよび ML501 評価プラットフォームをサポートする資料を次に示します。

1. [DS100](#) : 「Virtex-5 LX/LXT および SXT Platform の概要」
2. [UG228](#) : 「ML501 Getting Started Tutorial」
3. [UG226](#) : 「ML501 評価プラットフォーム ユーザー ガイド」
4. [UG111](#) : 「Embedded System Tools Reference Manual, EDK 9.1i」
5. [UG191](#) : 「Virtex-5 コンフィギュレーション ガイド」
6. [UG029](#) : 「ChipScope Pro Software and Cores User Guide」