

ハードウェア エラッタ

Spartan-3E XC3S500E FPGA では、エラッタは確認されていません。

このエラッタの初期バージョンに記載したすべての内容は、「Spartan™-3E データシート」(v2.0、2005 年 11 月 23 日以降) にステッピング 0 の製品デバイスとして統合されました。詳細は、データシートの「製品ステッピング」を参照して下さい。

<http://japan.xilinx.com/bvdocs/publications/ds312.pdf>

アドバイザリ

このセクションでは、XC3S500E FPGA アプリケーションに影響を及ぼす可能性があるソフトウェアの変更を報告します。表 1 にアドバイザリと問題を解決するソフトウェア バージョンを示します。

表 1: アドバイザリおよびソフトウェア バージョン

アドバイザリ	ISE™ ソフトウェア バージョン
「Persist I/O の競合」	10.1

Persist I/O の競合

影響するアプリケーション

この問題は、BitGen (Bitstream Generator) オプションの Persist およびコンフィギュレーション アドレス ピン A20 ~ A23 をデザインで使用するアプリケーションに影響します。現在のソフトウェアでは Persist とユーザー機能間で競合が生じるため、この状況を回避するよう注意を払う必要があります。Persist はデフォルトでは No に設定されており、コマンドラインで Persist:Yes を設定するか、Project Navigator で「Allow SelectMAP Pins to Persist」を選択すると有効になります。Persist は、コンフィギュレーション後のスレーブパラレル (SelectMAP) コンフィギュレーションポートを介したリードバックで最も一般的に使用されます。この問題は、すべての SC3S500E デバイスに影響します。

説明

BitGen で Persist オプションを使用し、バイトパラレルインターフェイス (BPI) またはスレーブパラレル (SselectMAP) モードを含むパラレルコンフィギュレーションモードにモードピンを設定すると、パラレルコンフィギュレーションインターフェイスが保持されます。これは SelectMAP モードでコンフィギュレーションする場合、コンフィギュレーション後にリードバックなどのコンフィギュレーションコマンドを使用する際に便利です。この資料の記載どおり、M[2:0]、CCLK、D[7:0]、INIT_B、CSI_B、RDWR_B、および BUSY ピンを含む Persist が影響するピンはデザインで使用できません。

この問題では、Persist が有効でモードピンがパラレルコンフィギュレーションモードに設定されている場合、Persist によって 4 つの特定の多目的 I/O ピンがデザインで使用できなくなります。これらのピンは Persist 使用時にユーザーデザインから接続が切断されるため、デザインで使用できません。デザインで使用されない場合、Persist 使用中にこれらのピンには弱いプルダウン抵抗が付きます。デザインで使用される場合はピンのステータスがデザインによって変更されます。

影響を受ける I/O ピンは、コンフィギュレーションインターフェイスの最高順位のアドレスライン A20 ~ A23 です。関連するピン番号を表 2 に示します。これら以外のアドレスラインは Persist の影響を受けません。

表 2：影響するピン

パッケージ	A20	A21	A22	A23
CP(G)132	M10	N10	M9	N9
PQ(G)208	P97	P96	P94	P93
FT(G)256	N12	P12	P11	R11
FG(G)320	R14	T14	R13	P13

この問題は、A20 ~ A23 をサポートするすべての Spartan-3E デバイス / パッケージに影響します。この問題は、XC3S100E デバイス、または VQ(G)100 および TQ(G)144 パッケージには影響しません。

回避策

BitGen オプションの Persist およびパラレルコンフィギュレーションモードを使用する場合は影響される I/O ピンをデザインで使用しないで下さい。ユーザーはこれらのピンを I/O へ接続しないようにし、各ピンに Prohibit 制約を設定してこれらのピンをツールで使用できないようにする必要があります。UCF (ユーザー制約ファイル) に次の構文を用いてこの制約を設定できます。

```
CONFIG PROHIBIT=M10,N10,M9,N9;
```

または、コンフィギュレーション後のリードバックが不要な場合は、Persist を使用しないことを考慮して下さい。

これらのピンは資料内で Persist のピン一覧に追加される予定です。ISE ソフトウェアバージョン 10.1 およびそれ以降では、Persist が使用され、デザインでこれらの 4 本のピンが用いられている場合、BitGen がエラーメッセージを表示します。

お問合せ先

その他すべての機能およびタイミングは、データシートの仕様を満たしています。

これらのエラッタに関してご質問などがございましたら、ザイリンクス テクニカルサポート

<http://japan.xilinx.com/support/clearexpress/websupport.htm> または販売代理店 <http://japan.xilinx.com/company/contact.htm>

までお問い合わせ下さい。

最新版のエラッタの入手について

このエラッタを印刷した文書、またはお手持のコンピュータ保存文書としてご覧になっている場合は、最新版であることを確認して下さい。最新版のエラッタは、次のザイリンクス ウェブサイトより入手できます。尚、最新版の入手には、ユーザー登録が必要です。

http://japan.xilinx.com/xlnx/xweb/xil_publications_index.jsp?category=Errata

エラッタ関連の資料入手および変更された場合の、e-mail 通知方法については、次のザイリンクス アンサーを参照して下さい。

http://japan.xilinx.com/xlnx/xil_ans_display.jsp?getPagePath=18815

エラッタ適用資料

これらのエラッタは、次の XC3S500E 資料に適用します。

- DS312: 「Spartan™-3E FPGA ファミリーデータシート」
japan.xilinx.com/bvdocs/publications/ds312.pdf
- UG331: 「Spartan-3 ジェネレーション FPGA ユーザーガイド」
japan.xilinx.com/bvdocs/userguides/ug331.pdf
- UG332: 「Spartan-3 ジェネレーション コンフィギュレーションガイド」
japan.xilinx.com/bvdocs/userguides/ug332.pdf

改訂履歴

次の表に、この通知の改訂履歴を示します。

日付	バージョン	変更内容
2005/06/13	1.0	初版リリース
2005/07/20	1.1.1	「DLL 周波数範囲を低減」を追加。
2006/03/22	1.2	このエラッタの初期バージョンで記載したすべての内容を、『Spartan-3E データシート』(v2.0、2005年11月23日以降)にステップING 0 の製品デバイスとして統合。詳細は、データシートの「製品ステップING」を参照。 http://japan.xilinx.com/bvdocs/publications/ds312.pdf
2007/10/19	1.3	「Persist I/O の競合」を追加。

この通知は、英語版資料 (EN026、バージョン 1.3、2007 年 10 月 19 日発行) を翻訳したものです。