ISE Design Suite 12 の新機能


ザイリンクス ISE® Design Suite 12 ソフトウェア リリースの新機能について説明します。


ISE Design Suite 12.1 の新機能

このセクションでは、ISE Design Suite 12.1 の新機能を示します。

ISE Design Suite のハイライト

ロジック デザイン ツールの新機能

ロジック デザイン ツールの新機能は次のとおりです。

ロジック デザイン ツールのハイライト

ランタイム

使いやすさ

Project Navigator

消費電力の最適化

Virtex-6 デバイスでの消費電力最適化 - ロジックのトグルを最小限に抑えることによりダイナミック消費電力を削減

パーシャル リコンフィギュレーション

コンフィギュレーション済み FPGA のデザインを動的に変更可能。 ISE ソフトウェアでは、パーティション テクノロジを使用してデバイスのスタティック領域とリコンフィギュレーション可能な領域を定義し、インプリメンテーションします。
メモ : このソフトウェア機能を使用するには、追加のライセンス コードが必要です。

FPGA Editor

ChipScope

デバイスのプログラム

ISim

PlanAhead

デザイン保持およびパーシャル リコンフィギュレーションをコマンド ライン ツールおよびスタンドアロンの PlanAhead™ ソフトウェアでサポート

SmartXplorer

XPower Analyzer

XPower Estimator

XST

エンベデッド ツールの新機能

エンベデッド ツールおよび IP の新機能は次のとおりです。

EDK

XPS

SDK

MicroBlaze ソフト プロセッサ

エンベデッド IP

DSP ツールの新機能

System Generator for DSP および DSP IP の新機能は、次のとおりです。

シミュレーション ライブラリの新機能

シミュレーション ライブラリの新機能は次のとおりです。

シミュレーション ライブラリ

等価性チェック

ライブラリを ISE Design Suite で提供。ラウンジから個別にダウンロードする必要はありません。

CORE Generator および IP の新機能

CORE Generator™ および IP コアの新機能は、次のとおりです。

新しい PlanAhead IP デザイン フローを導入

新規 IP コア

IP コアのアップデート

CORE Generator の新機能

使用できなくなった CORE Generator の機能

[View Resource Utilization] ボタンを削除

WebTalk の新機能

WebTalk の新機能は次のとおりです。

テクニカル サポート

テクニカル サポートが必要な場合は、http://japan.xilinx.com/support にアクセスしてください。このサイトから、アンサー データベース、フォーラムなどにアクセスし、問題解決に役立つ情報を入手できます。これらの情報を参照しても問題を解決できない場合は、ウェブケースを開いてテクニカル サポート エンジニアにご連絡ください。


© Copyright 2010 Xilinx, Inc. XILINX, the Xilinx logo, Virtex, Spartan, ISE, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. MATLAB and Simulink are registered trademarks of The MathWorks, Inc. PCI, PCIe and PCI Express are trademarks of PCI-SIG and used under license. All other trademarks are the property of their respective owners.