XPower Analyzer
[Signal Rate] (信号レート)
信号レートでは、エレメントごとの 1 秒間の遷移数が定義されます。
  • 同期エレメント (シングル データ レート) : : 信号レートは 0 からエレメントのクロック入力信号の周波数の半分の範囲になります。たとえば、100MHz のクロック (1 秒間 200 万回遷移) とクロック サイクルごとに変化するデータ入力があるフリップフロップでは、信号レートが 100 (1 秒間に 100 万回遷移) になります。
  • 同期エレメント (デュアル データ レート) : : 信号レートは 0 からエレメントのクロック入力信号の周波数の範囲になります。たとえば、100MHz のクロック (1 秒間 200 万回遷移) と各クロックの立ち上がりエッジと立ち下がりエッジの前で変化するデータ入力があるフリップフロップでは、信号レートが 200 (1 秒間に 200 万回遷移) になります。
  • 同期エレメント (シリアライザー/デシリアライザー) : : 通常これらのインターフェイスにはプリント回路基板上で高速シリアル データ レートがあり、FPGA の内部ロジックではパラレル バスまたは低速バスに変換されます。このため、FPGA の I/O ピンは、次の信号レートになります。
    • シングル データ レートの PCB クロック : : 0 ~ PCB クロックの半分の周波数
    • デュアル データ レートの PCB クロック : : 0 ~ PCB クロックの周波数
  • 非同期エレメント : : 入力数、実行される機能、および各入力の最終値の到着時間に従って、非同期エレメントでは最終値に落ち着くまで何度もステートが変わる可能性があります。これは、グリッチと呼ばれるものです。グリッチでは、ダイナミック消費電力が消費されます。通常の非同期エレメントとそのうちのグリッチが発生する特定のコンポーネントの信号レートを予測することは、ほとんどの場合で重要なので、シミュレーション出力ファイルから取得するか、またはベクターレス予測アルゴリズムで算出することを推奨します。
    たとえば、次に示す 3 入力 XOR ゲートの例では、同じソースから入力が供給されますが、ゲートに到着する時間はそれぞれ異なります。この図からわかるように、この到着での遅延によりゲートが最終ステートに到達する前に 2 回のグリッチ遷移が発生します。
    Image
[By Resource Type] ビューに含まれているサブビューでは、[Signal Rate] 列で値を確認、変更できます。
注記 : 同期エレメントの信号レートは、同期エレメントのイネーブル レートまたはその他の制御信号に従って変更される可能性があります。
注記 : 信号レートを変更した後には、必ず [Tools] → [Update Power Analysis] を実行して、デザインで変更が反映されるようにしてください。
注記 : インプリメンテーション前のビヘイビアー シミュレーションまたはインプリメンテーション後のシミュレーションを実行して SAIF または VCD ファイルにノードのアクティビティ レートを記録するか、またはデザインの入力ポートおよび双方向ポートのアクティビティを手動で入力すると、最適な信号レートを得ることができます。これにより、ベクターレス予測アルゴリズムで使用されるデザインの信号レートが妥当になります。
関連項目

© Copyright 1995–2012, Xilinx® Inc. All rights reserved.