SDAccel 環境デバッグ ガイド

UG1281 (v2018.2.xdf) 2018 年 10 月 2 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報 につきましては、必ず最新英語版をご参照ください。





改訂履歴

次の表に、この文書の改訂履歴を示します。

セクション	改訂内容		
2018 年 10 月 2 日 /	、一ジョン 2018.2.xdf		
資料全体	xbsakを xbutil に変更。		
資料全体	マイナーな編集上の変更。		
全体的なアップデート	初版。		





目次

 第1章: SDAccel™ でのデバッグの概要	改訂履歴	2
 第1章: SDAccel™でのデバッグの概要		
SDAccel アプリケーションの実行モデル	「第1章: SDAccel™ でのデバッグの概要	4
SDAccel のビルドプロセス	SDAccel アプリケーションの実行モデル	
SDAccel デバッグ フローの概要	SDAccel のビルド プロセス	6
第2章: SDAccel のデバッグ機能 9 SDAccel のソフトウェアデバッグ 9 ハードウェアデバッグのユーティリティ 15 ChipScope を使用したハードウェアデバッグ 16 第3章: デバッグ手法 21 論理検証 (ソフトウェアエミュレーション) 21 ハードウェア エミュレーションでのデバッグ 25 システム検証、ハードウェアのハング 28 付録 A: その他のリソースおよび法的通知 40 ザイリンクスリソース 40 ウocumentation Navigator およびデザインハブ 40 大学資料 41	SDAccel デバッグ フローの概要	7
第2年: SDACCEI のナハック機能 9 SDAccel のソフトウェアデバッグ 9 ハードウェアデバッグのユーティリティ 15 ChipScope を使用したハードウェアデバッグ 16 第3章: デバッグ手法 21 論理検証 (ソフトウェアエミュレーション) 21 ハードウェアエミュレーションでのデバッグ 25 システム検証、ハードウェアのハング 28 付録 A: その他のリソースおよび法的通知 40 ザイリンクス リソース 40 Documentation Navigator およびデザイン ハブ 40 ク考資料 41		
SDAccel のソフトウェアデバッグ	弟 2 早: SDACCEI のテハック 機能	9
ハードウェアデバッグのユーティリティ	SDAccel のソフトウェア デバッグ	
ChipScope を使用したハードウェアデバッグ	ハードウェア デバッグのユーティリティ	
第3章: デバッグ手法 21 論理検証 (ソフトウェアエミュレーション) 21 ハードウェアエミュレーションでのデバッグ 25 システム検証、ハードウェアのハング 28 付録 A: その他のリソースおよび法的通知 40 ザイリンクス リソース 40 Documentation Navigator およびデザイン ハブ 40 サギュノイギオい 美田 かけが ア切 41	ChipScope を使用したハードウェア デバッグ	16
論理検証 (ソフトウェア エミュレーション) 21 ハードウェア エミュレーションでのデバッグ 25 システム検証、ハードウェアのハング 28 付録 A: その他のリソースおよび法的通知 40 ザイリンクス リソース 40 Documentation Navigator およびデザイン ハブ 40 シミュン・ション 40 ション 40 シュース 40 サイリンクス リソース 40 レーション 40 ション 40 ション 40 サーシュ 40 ション 41 ション 41 ション 41	第3章: デバッグ手法	21
ハードウェアエミュレーションでのデバッグ	論理検証 (ソフトウェア エミュレーション)	21
システム検証、ハードウェアのハング	ハードウェア エミュレーションでのデバッグ	25
付録 A: その他のリソースおよび法的通知	システム検証、ハードウェアのハング	
ザイリンクス リソース	付録 A: その他のリソースおよび法的通知	40
9 「9フラス 9ファース		40
5000mentation Navigator およびアッキンパン	Documentation Navigator た ビバデザイン ハブ	
ジウ見代	としていていていているがyator のよびアットンハン	
	シラタ(1)	41. /1





第1章

SDAccel™ でのデバッグの概要

この資料では、SDAccel™ のデバッグ機能について説明し、SDAccel フローで発生したエラーを解析する方法を詳細に 説明します。ツールの問題がなく、デザインが正しく機能している場合は、『SDAccel 環境プロファイリングおよび最 適化ガイド』(UG1207)を参照して、デザインのパフォーマンスに改善の余地があるかどうかを調べてみてください。

SDAccel アプリケーションの実行モデル

SDAccel™ 環境では、FPGA ベースのソフトウェア アクセラレーション プラットフォームを簡単に開発できます。次の図に、SDAccel の一般的な構造を示します。



図 1: SDAccel アプリケーションのアーキテクチャ

カスタム アプリケーションはホスト x86 サーバーで実行され、OpenCL[™] API 呼び出しを使用して FPGA アクセラレ ータと通信します。これらの通信は、SDAccel ランタイムで管理されます。アプリケーションは OpenCL を使用して C/C++ で記述されます。カスタム カーネルは、ホスト アプリケーションとアクセラレータ間の通信を管理する SDAccel ランタイムを介して、ザイリンクス FPGA 内で実行されます。ホスト x86 マシンと SDAccel アクセラレータ 間の通信には PCle[®] バスが使用されます。

SDAccel ハードウェア プラットフォームには、グローバル メモリ バンクが含まれます。ホスト マシンとカーネルの 間のデータ転送は、これらのグローバル メモリ バンクを介して実行されます。FPGA 上で実行されるカーネルには、 1 つまたは複数のメモリ インターフェイスを含めることができます。メモリ バンクからこれらのメモリ インターフ ェイスへの接続はプログラム可能であり、コンパイラのリンク オプションにより決定されます。

SDAccel 実行モデルでは、次が実行されます。

フィードバック送信



- 1. ホスト アプリケーションが PCle を介して、カーネルで必要とされるデータを SDAccel ハードウェア プラットフ ォームのグローバル メモリに書き込みます。
- 2. ホストがカーネルをその入力パラメーターを使用してプログラムします。
- 3. ホスト アプリケーションが FPGA のカーネル関数の実行をトリガーします。
- 4. カーネルが必要な計算、グローバルメモリからのデータの読み出しおよび書き込みを必要に応じて実行します。
- 5. カーネルがメモリ バンクにデータを書き込み、ホストにタスクが終了したことを通知します。
- ホスト アプリケーションがグローバル メモリからホスト メモリ空間にデータを読み出して、必要に応じて処理 を続けます。

FPGA には一度に複数のカーネル インスタンス (別のカーネル タイプまたは同じカーネルの複数のインスタンス) を 含めることができます。ホスト アプリケーションと FPGA のカーネル間の通信は、SDAccel OpenCL ランタイムで管 理されます。カーネルのインスタンス数は変数で、ホスト プログラムおよびコンパイル オプションにより決定されま す。





SDAccel のビルド プロセス

SDAccel™環境には、ホスト アプリケーション用に最適化されたコンパイラ、FPGA 用のクロスコンパイラ、コード の問題を特定して解決するための安定したデバッグ環境、ボトルネックを特定してコードを最適化するためのパフォ ーマンス プロファイラーなどの標準的なソフトウェア開発環境の機能がすべて含まれています。この環境内の SDAccel ビルド プロセスでは、標準のコンパイルおよびリンク プロセスをプロジェクトのソフトウェア要素とハード ウェア要素の両方に使用します。次の図に示すように、ホスト アプリケーションは標準 GCC を使用した 1 つのプロ セスでビルドされ、FPGA バイナリはザイリンクス XOCC コンパイラを使用した別のプロセスでビルドされます。

図 2: ソフトウェア/ハードウェアのビルド プロセス



Source Code

- 1. GCC を使用したホスト アプリケーションのビルド プロセス:
 - ホスト アプリケーションのソース ファイルをそれぞれオブジェクト ファイル (.o) にコンパイルします。
 - オブジェクト ファイル (.o)をザイリンクス SDAccel ランタイム共有ライブラリとリンクし、実行ファイル (.exe)を作成します。



- 2. XOCC を使用した FPGA ビルド プロセス:
 - 各カーネルを個別にザイリンクスオブジェクト (.xo) ファイルにコンパイルします。
 - C/C++ および OpenCL C カーネルを XOCC コンパイラを使用して FPGA にインプリメンテーションでき るようにコンパイルします。この手順には、Vivado[®] HLS コンパイラが使用されます。Vivado HLS でサ ポートされるのと同じプラグマおよび属性を C/C++ および OpenCL C カーネル ソース コードで使用し、 必要なカーネルのマイクロ アーキテクチャを指定して、コンパイル プロセスの結果を制御できます。
 - 。 package_xo ユーティリティを使用して RTL カーネルをコンパイルします。SDAccel 環境の RTL Kernel ウィザードを使用すると、このプロセスを簡単に実行できます。
 - カーネル.xoファイルをハードウェアプラットフォーム(.dsa)にリンクし、FPGAバイナリ(.xclbin)を 作成します。アーキテクチャの重要な点は、リンク段階で指定します。特に、カーネルポートからグローバ ルメモリバンクまでの接続を確立し、各カーネルのインスタンス数を指定します。
 - ビルド ターゲットがソフトウェアまたはハードウェア エミュレーションの場合は、次に説明するように、
 xocc でデバイスの内容のシミュレーション モデルが生成されます。
 - 。 ビルド ターゲットがシステムまたはアーキテクチャ ハードウェアの場合は、xoce で FPGA バイナリが生成され、デバイスが Vivado[®] Design Suite を使用して合成およびインプリメンテーションできるようになります。

注記: xocc コンパイラでは Vivado HLS および Vivado Design Suite ツールが自動的に使用され、FPGA プラットフォ ームで実行するカーネルがビルドされます。この場合、ツールで良い QoR (結果の品質) が得られる定義済み設定が使 用されます。SDAccel 環境および xocc コンパイラの使用には、これらのツールの知識は必要ありませんが、ハード ウェアに精通していると、これらのツールで使用可能なすべての機能を活用してカーネルをインプリメントできます。

ビルド ターゲット

SDAccel ビルド プロセスでは、ホスト アプリケーションの実行ファイル (.exe) と FPGA バイナリ (.xclbin)を生成 します。SDAccel ビルド ターゲットは、ビルド プロセスで生成される FPGA バイナリの特性を定義します。

SDAccel には、デバッグおよび検証に使用する 2 つのエミュレーション ターゲット、および実際の FPGA バイナリを 生成するのに使用されるデフォルトのハードウェア ターゲットの 3 つのビルド ターゲットがあります。

- ソフトウェア エミュレーション (sw_emulator): ホスト アプリケーション コードとカーネル コードの両方を x86 プロセッサで実行できるようコンパイルします。これにより、高速なビルドおよび実行ループを使用した反復 アルゴリズムによる改善が可能になります。このターゲットは、構文の問題を特定し、アプリケーションと共に実 行されるカーネル コード ソース レベルのデバッグを実行し、システムの動作を検証するのに便利です。
- ハードウェア エミュレーション (hw_emu): カーネル コードをハードウェア モデル (RTL) にコンパイルし、専用シ ミュレータで実行します。ビルドおよび実行ループにかかる時間は長くなりますが、詳細でサイクル精度のカーネ ルアクティビティが表示されます。このターゲットは、FPGA に含まれるロジックの機能をテストして、最初のパ フォーマンス見積もりを得る場合に便利です。
- システム (hw): カーネル コードをハードウェア モデル (RTL) にコンパイルした後 FPGA デバイスにインプリメントし、実際の FPGA で実行されるバイナリを生成します。

SDAccel デバッグ フローの概要

このセクションには、実証済みの開発プロセスの一般的な手順を示して SDAccel™ の一般的なデバッグ フローについ て説明します。デザインで発生する可能性のあるエラーをすばやく見つけられるようにします。これにより、開発中 にエラーが発生した場合に、どこから始めればよいのかがわかるようになります。



ここで説明するデバッグ フローでは、SDAccel プラットフォーム ボードがインストールされており、初期のセットア ップ チェックでは問題がなかったと想定しています。SDAccel 環境をカスタム ハードウェア プラットフォームを使 用できるように設定することも可能です。これには、ボードの基本的なコンポーネントを定義するプラットフォーム DSA が必要です。

SDAccel™ 環境は、ホスト コードとカーネル コード、およびそれら 2 つのコード間の相互作用を効率的にデバッグす るための、アプリケーション レベルのデバッグ機能を提供します。推奨されるアプリケーション レベルのデバッグ フローには、ソフトウェア エミュレーション、ハードウェア エミュレーション、ハードウェア実行の 3 つのレベル があります。

この3段階アプローチにより、ホストとカーネルコード、およびその相互作用を異なる抽象化レベルでデバッグできます。次に示す実行モデルは、SDAccel IDE でサポートされるほか、基本的なコンパイル時間およびランタイム設定オプションを使用したバッチ フローでもサポートされます。





第2章

SDAccel のデバッグ機能

この章では、デバッグをサポートする SDAccel[™] 環境のさまざまな機能について説明し、プロジェクトの解析および デバッグの実行に使用できるデバッグ ツールを紹介します。ここに示す機能を使用したデバッグ方法は、この次の章 で説明します。

SDAccel のソフトウェア デバッグ

SDAccel[™] では、ホストおよびカーネル コード用の典型的なソフトウェアのようなデバッグがサポートされます。こ のフローはソフトウェアおよびハードウェア エミュレーションでサポートされ、ソフトウェア デバッグでよく実行さ れるブレークポイントの使用、変数の解析などが可能です。

注記: 実際のハードウェアを実行している場合でも、ホスト コードはこのモードでデバッグできます。





GUI デバッグ フロー

GUI フローで SDAccel[™] を実行すると、デバッグ機能に簡単にアクセスできます。 コマンド ラインでのデバッグ フローに示すように、実行ファイルをデバッグ用に設定するには、多くの手動手順が必要です。 GUI デバッグ フローを使用すると、これらの手順が GUI で処理されます。

注記: SDAccel デバッグ フローでは、デバッグに複数の異なるシェルが使用されます。これには、.bashrc また は.cshrc などのシェル設定スクリプトが LD_LIBRARY_PATH などの SDAccel 設定と競合しないようにする必要が あります。

デバッグ用に実行ファイルを準備するには、ビルド コンフィギュレーションを変更してデバッグ フラグを適用できる ようにする必要があります。これらのオプションは、[SDx Project Settings] で設定できます。[Options] セクションに 2 つのチェック ボックスがあります。[Host debug] をオンにするとホスト デバッグ ビルドがイネーブルになり、 [Kernel debug] をオンにするとカーネルのデバッグがイネーブルになります。

🛠 SWEmuDebugTesting	x				-	
🛠 SDx Project Set	tings		Active	e build configuration: Emulation-	5W 0) 🛛
General			Options			
Project name:	SWEmuDebugTesting		Target:	Emulation (Software)		
Project type:	SDAccel		Host debug:	Ø		_
Platform:	ADM-PCIE-7V3 (1ddr)		Kernel debug:			
Runtime:	OpenCL		Report type:	Default	(~
System configuration:	Linux on x86		Hardware optimization:	Default ontimization (-00)	-	
Number of devices:	1	^	instance apartmeatorie	Dendare optimization (00)		-

図 3: ソフトウェアのプロジェクト設定のオプション

これらのビルド オプションを設定するには、右クリック メニューの [Settings] を使用する方がわかりやすいかも知れ ません。これには、[Assistant] ビューでビルド コンフィギュレーションを右クリックし、[Settings] をクリックしま す。または、ビルド コンフィギュレーションをダブルクリックします。同じ 2 つのチェック ボックスが表示されま す。ホスト デバッグはすべてのターゲットでイネーブルにできますが、カーネル デバッグはソフトウェア エミュレ ーションおよびハードウェア エミュレーション ビルド ターゲットでしかサポートされません。

これで設定は終了です。ビルド ディレクトリをクリーンアップしてアプリケーションをビルドし直すと、GDB デバッ グ環境でプロジェクトを実行する準備が整います。

GUI から GDB セッションを実行すると、必要なものがすべて設定され、ハードウェアまたはソフトウェア エミュレーションの環境設定が自動的に管理されます。ランタイム環境でデバッグがサポートされるようにするため SDAccel ランタイムが設定され、カーネル モデル、ホスト モデル、およびデバッグ サーバーの実行に必要なさまざまなコンソールが管理されます。

デバッグ セッションを開始すると、SDAccel でデバッグ パースペクティブに切り替えるかどうかを尋ねるメッセージ が表示されます。デバッグ パースペクティブには、デバッグ コンソールおよびソース コード ウィンドウなどを管理 するウィンドウが複数含まれます。





図 4: GDB コンソール



アプリケーションを開始すると、デフォルトではホスト コードの main 関数本体の開始部分でアプリケーションが停止します。ほかの GDB グラフィカル フロントエンドと同様、ブレークポイントを設定し、変数を検証できます。 SDAccel 環境では、アクセラレーションされたカーネル インプリメンテーションに対しても同じ機能を使用できます。

注記: ハードウェア エミュレーションでは、効率の良いインプリメンテーションのため C/C++/OpenCL^M カーネル コ ードが変換されるので、すべての文にブレークポイントを配置できるわけはありません。ほとんどの場合、未処理の ループおよび関数には配置できます。また、保持されている変数にしかアクセスできません。

SDAccel[™] インプリメンテーション構造に簡単にアクセスできるように設計された追加デバッグ機能については、ザイ リンクス OpenCL ランタイム GDB 拡張機能を参照してください。

コマンド ラインでのデバッグ フロー

SDAccel™ 環境のコマンド ライン デバッグフローでは、ソフトウェア エミュレーション、ハードウェア エミュレー ション、およびハードウェアのすべてのモードで、実行されるホストおよびカーネル アプリケーションをデバッグす るためのツールが提供されています。

注記: この機能を使用したホスト コードのデバッグは、ハードウェア実行モードでのみ可能です。

コマンド ライン フローを使用した SDAccel での デバッグには、次の 4 つの手順があります。

- 1. 一般的な環境設定
- 2. デバッグ用のホスト コードの準備
- 3. デバッグ用のカーネル コードの準備





4. デバッグ用の GDB をスタンドアロンで起動

 \diamondsuit

重要: SDAccel 環境では、ホスト プログラムのデバッグはすべてのモードでサポートされますが、カーネルのデバッ グは gdb を使用したエミュレーション フローでのみサポートされます。波形解析などのハードウェア中心のデバッ グ サポートも、カーネル用に提供されています。

一般的な環境設定

コマンド ラインからソフトウェア エミュレーションまたはハードウェア エミュレーションを実行するには、次の環 境変数を設定する必要があります。

表1:環境変数および値

環境変数	値
XCL_EMULATION_MODE	sw_emu または hw_emu この環境設定は、必要なエミュレーションを正しく実行するためにランタイム ラ イブラリで使用されます。特定のエミュレーション フローの実行ファイルをビル ドするのに加え、これを設定する必要があります。
XILINX_SDX	SDx™ インストールへのパス。
XILINX_OPENCL	SDx インストールへのパス (\${XILINX_SDX} と同じ)。
LD_LIBRARY_PATH	<pre>\${LD_LIBRARY_PATH}:\${XILINX_SDX}/lib/lnx64.o:\${XILINX_SDX}/ runtime/lib/x86_64:\${XILINX_SDX}/lib/lnx64.o/Default</pre>

ホスト コードの準備

ホスト プログラムは、実行ファイルにより生成されたデバッグ情報を使用してコンパイルする必要があります。これ には、次に示すように xcpp コマンド ラインに -g を追加します。

xcpp -g ...

ヒント: xcpp はシステム コンパイラ (gcc) のラッパーなので、-g オプションを指定すると、コンパイラでデバッグ 情報が生成されるようになります。

カーネルの準備

 \bigcirc

カーネル コードは、ソフトウェア エミュレーションまたはハードウェア エミュレーションでホスト プログラムと共 にデバッグできます。デバッグ情報は、まず、xocc コマンド ラインに -g オプションを渡して、バイナリコンテナ ーで生成する必要があります。

xocc -g -t [sw_emu | hw_emu | hw] ...

-t (または -target) オプションを使用してコンパイル ターゲットをソフトウェア エミュレーション (sw_emu)、ハ ードウェア エミュレーション (hw_emu)、またはハードウェア実行 (hw) のいずれかに指定します。

ソフトウェア エミュレーション フローでは、OpenCL[™] ベースのカーネルに対して追加のランタイム チェックを実行 できます。ランタイム チェックには、次のものが含まれます。

- カーネル インターフェイス バッファーによる範囲外アクセスをチェック (オプション: address)
- カーネル ローカルからカーネルに対して初期化されていないメモリへのアクセスがあったかどうかをチェック (オプション: memory)

次の例に示すように、これらのオプションは --xp オプションおよび param:compiler.fsanitize 指示子を使用 して指定し、リンク段階 (-1) でイネーブルにする必要があります。



xocc -l -t sw_emu --xp param:compiler.fsanitize=address -o bin_kernel.xclbin xocc -l -t sw_emu --xp param:compiler.fsanitize=memory -o bin_kernel.xclbin xocc -l -t sw_emu --xp param:compiler.fsanitize=address,memory -o bin_kernel.xclbin

オプションをイネーブルにすると、エミュレーションを実行したときにエミュレーション診断メッセージを含むデバ ッグ ログが <project_dir>/Emulation-SW/<proj_name>-Default>/emulation_debug.log に出力され ます。

GDB ホスト コード デバッグの開始

コードをデバッグ情報を含めてビルド (-g オプションを使用) している場合、GDB スタンドアロンを起動してホスト プログラムをデバッグできます。このフローは、GNU から入手可能な DDD (Data Display Debugger) などの GDB 用 のグラフィカル フロントエンドを使用した場合でも使用できます。ホストおよびカーネル コードを同時にデバッグ する場合は、ホストおよびカーネル デバッグの開始を参照してください。

GDB を起動するには、次の手順を実行します。

- 1. SDx を実行する環境を設定するため、次のファイルを source コマンドで読み込んで SDx コマンド設定が PATH に含まれるようにします。
 - Cシェル:source <SDX_INSTALL_DIR>/settings64.csh
 - Bash: source <SDX_INSTALL_DIR>/settings64.sh
- 2. XCL_EMULATION_MODE 環境変数が正しいモードに設定されていることを確認します。
- アプリケーション デバッグ機能は sdaccel.ini ファイルの属性を使用してランタイム時にイネーブルにする 必要があります。ホスト実行ファイルと同じディレクトリに sdaccel.ini ファイルを作成し、次の行を含めま す。

```
[Debug]
app_debug=true
```

これにより、カーネルがデバッグ イネーブルになったことがランタイム ライブラリで認識されるようになりま す。

4. ザイリンクス ラッパーから gdb を開始します。

```
xgdb --args host.exe test.xclbin
```

xgdb ラッパーで次の設定が実行されます。

• ホスト プログラムで GDB を起動します。

gdb --args host.exe test.xclbin

 Python インストールに PYTHONHOME および PYTHONPATH 環境変数を設定します。現時点では、SDx 環境の gdb には Python 2.6 または Python 2.7 が必要です。たとえば、コンピューターにインストールされている Python が Python 2.6 の場合は、次のように環境変数を設定します (Bash シェルの例)。

```
export PYTHONHOME=/usr
export PYTHONPATH=/usr/lib64/python2.6/:/usr/lib64/python2.6/lib-
dynload/
```

• GDB コンソールで Python スクリプトを実行し、ザイリンクス GDB 拡張機能をイネーブルにします。

gdb> source \${XILINX_SDX}/scripts/appdebug.py





 $\widehat{}$

ホストおよびカーネル デバッグの開始

ソフトウェア エミュレーションでは、エミュレートされるハードウェアをよりうまく模倣できるように、カーネルが 個別のプロセスとして生成されます。ホスト コードのデバッグに GDB を使用している場合は、カーネル コードがそ のプロセス内で実行されないので、カーネル行に設定されているブレークポイントでは停止しません。ホスト コード およびカーネル コードの同時デバッグをサポートするため、SDAccel 環境には、sdx_server を使用して生成された カーネルに接続するメカニズムがあります。

コマンド ライン フローで、3 つのターミナルを実行する必要があります。

1. 最初のターミナルでは、次のコマンドを実行して sdx_server を起動します。

\${XILINX_SDX}/bin/sdx_server --sdx-url

2. 2 つ目のターミナルでは、GDB ホスト コード デバッグの開始で説明されているように、xgdb でホスト コード を実行します。

この時点で、sdx_serverを実行している最初のターミナルに「GDB listener port NUM」と表示されます。カ ーネル プロセスをデバッグするのに GDB で GDB リスナー ポートが使用されるので、sdx_server で返される 数値を継続的にチェックします。GDB リスナー ポートが表示されると、生成されたカーネル プロセスが sdx_server に接続され、ユーザーからのコマンド入力を待機します。このプロセスを制御するには、GDB の 新しいインスタンスを開始し、sdx_server に接続する必要があります。

重要: sdx_server が実行中の場合は、デバッグ用にコンパイルされているすべての生成プロセスが接続され、ユーザーからの指示を待機します。GDB が接続されない場合、またはコマンドを供給しない場合は、カーネル コードがハングしているように見えます。

- 3 つ目のターミナルでは、xgdb コマンドを実行し、GDB のプロンプトで次のコマンドを実行します。
 - ソフトウェアエミュレーションの場合:

"file \${XILINX_SDX}/data/emulation/unified/cpu_em/generic_pcie/model/ genericpciemodel"

- ハードウェアエミュレーションの場合:
 - 1. sdx_server の一時ディレクトリ /tmp/sdx/\$uid を検索します。
 - 2. このデバッグ セッションの DWARF ファイルを含む sdx_server プロセス ID (PID) を検索します。
 - 3. gdb コマンド ラインで file /tmp/sdx/\$uid/\$pid/NUM.DWARF を実行します。
- どちらのエミュレーションでも、カーネル プロセスに接続します。

target remote :NUM

NUM は、GDB リスナー ポートとして sdx_server から返される数値です。

ヒント: SDAccel 環境の GUI でソフトウェア/ハードウェア エミュレーションのカーネルをデバッグする場合は、ホスト コードおよびカーネル コードを同時にデバッグするための環境が用意されていれば、これらの手順が自動的に処理され、カーネル プロセスも自動的にデバッグされます。

これらのコマンドを実行したら、必要に応じてカーネルにブレークポイントを設定し、continue コマンドを実行し てカーネル コードをデバッグできます。すべてのカーネル実行が完了しても、ホスト コードは続行し、sdx_server 接続は解除されます。





ソフトウェアおよびハードウェア エミュレーション フローでは、アクセラレーションされたカーネル コードのデバ ッグの操作に制限があります。このコードはソフトウェア エミュレーション フローでは前処理され、ハードウェア エミュレーション フローではハードウェア記述言語 (HDL) に変換されてデバッグ中にシミュレーションされるので、 すべての位置にブレークポイントを設定できるわけではありません。特にハードウェア エミュレーションでは、保持 されるループおよび関数など、限られた数のブレークポイントしかサポートされません。このような制限はあります が、カーネル/ホスト インターフェイスのデバッグにはこのモードが便利です。

ハードウェア デバッグのユーティリティ

場合によっては、通常の IDE およびコマンド ライン デバッグ機能では問題を見つけられないことがあります。これ は特に、ソフトウェア/ハードウェアが何も進捗していない (ハングしている) ように見える場合です。このようなシス テム問題は、このセクションで説明するユーティリティを使用して解析することをお勧めします。

Linux dmesg の使用

適切に設計された Linux カーネルおよびモジュールでは、 カーネル リング バッファーを介して問題がレポートされま す。これは SDAccel™ モジュールの場合も同様で、アクセラレータ ボードと通信する最下位 Linux レベルでのデバッ グが可能になります。

注記: このユーティリティは、ハードウェア デバッグでのみ使用してください。

ヒント: ほとんどの場合、詳細度の低い xbutil 機能でも問題を検出するのには十分です。xbutil コマンドの詳細は、『SDx コマンドおよびユーティリティ リファレンス ガイド』(UG1279)を参照してください。

dmesg ユーティリティは、カーネル リング バッファーを読み出すための Linux ツールです。カーネル リング バッフ ァーでは、循環バッファーにカーネル情報メッセージが格納されます。リソース要件を制限するため固定サイズの循 環バッファーが使用されており、1 番古いエントリが次に入ってくるメッセージで上書きされます。

SDAccel ツールでは、情報メッセージは xocl モジュールおよび xclmgmt ドライバー モジュールによりリング バッファーに書き込まれます。このため、アプリケーションのハングやクラッシュが発生したり、予期しない動作 (ビットストリームをプログラムできないなど) が見られた場合は、dmesg ツールを使用してリング バッファーを確認する 必要があります。

次の図に、SDAccel ボード プラットフォームに関連付けられたソフトウェア プラットフォームのレイヤーを示します。

図 5: ソフトウェア プラットフォーム レイヤー



Linux ツールからのメッセージを確認するには、まずリング バッファーをクリアする必要があります。



sudo dmesg -c

これにより、すべてのメッセージがリング バッファーから消去されるので、xocl および xclmgmt からのメッセージを見つけやすくなります。その後、アプリケーションを開始して dmesg を別のターミナルで実行します。

sudo dmesg

dmesg は、次のモジュール レポートなどの記録を表示します。

```
9902.316729] xclmgmt: AXI Firewall 2 has tripped. Status: 0x80000
 9902.316874] xclmgmt: xclmgmt_killall_processes
 9902.317007] xclmgmt: Killing pid: 19891
 9902.317501] xocl:xdma_xfer_submit: xfer 0xffff8801c1be1018,268435456, s 0x1 timed out, ep 0x10000000.
 9902.317911] xocl:engine_reg_dump: 0-H2CO-MM: ioread32(0xffffc900064e0000) = 0x1fc00006 (id).
 9902.318410] xocl:engine_reg_dump: 0-H2CO-MM: ioread32(0xffffc900064e0040) = 0x000000001 (status)
 9902.318895] xocl:engine_reg_dump: 0-H2CO-MM: ioread32(0xffffc900064e0004) = 0x00f83elf (control)
 9902.319370] xocl:engine_reg_dump: 0-H2C0-MM: ioread32(0xffffc900064e4080) = 0xa7a30000 (first_desc_lo)
 9902.319848] xocl:engine_reg_dump: 0.H2C0.MM: ioread32(0xffffc900064e4084) = 0x000000000 (first_desc_h1)
 9902.320336] xocl:engine_reg_dump: 0-H2CO-MM: ioread32(0xffffc900064e4088) = 0x00000000f (first_desc_adjacent).
 9902.320802] xocl:engine_reg_dump: 0-H2CO-MM: ioread32(0xffffc900064e0048) = 0x000000000 (completed_desc_count).
 9902.321279] xocl:engine_reg_dump: 0-H2CO-MM: ioread32(0xffffc900064e0090) = 0x00f83ele (interrupt_enable_mask)
 9902.321759] xocl:engine status dump: SG engine 0-H2C0-MM status: 0x000000001: BUSY
 9902.322233] xocl:transfer_abort: abort transfer 0xffff8801clbe1018, desc 240, engine desc queued 0.
 9902.322752] [drm:xdma_migrate_bo [xocl]] *ERROR* DMA failed to device addr 0x0, tid 19897, channel 0
[ 9902.323232] [drm:xdma_migrate_bo [xocl]] *ERROR* Dumping SG Page Table
```

上記の例の場合、AXI Firewall 2 が作動しているので、xbutil を使用して検証することをお勧めします。

ザイリンクス xbutil の使用

ザイリンクス ボード ユーティリティ (xbutil) は、下位レベルのハードウェア/ソフトウェア間の相互作用の問題をデ バッグするのに使用可能なスタンドアロンのコマンド ライン ユーティリティです。このパラメーターの詳細は、 『SDx コマンドおよびユーティリティ リファレンス ガイド』 (UG1279) を参照してください。

デバッグには、次の xbutil オプションを使用できます。

- query: SDAccel[™] プラットフォームの全体的なステータスを表示します。
- program: バイナリ (xclbin) をザイリンクス デバイスのプログラマブル領域にダウンロードします。
- status: SDx^M パフォーマンス モニター (spm) および軽量 AXI プロトコル チェッカー (lapc) のステータスを表示します。

ChipScope を使用したハードウェア デバッグ

最終的なシステム イメージ (xclbin)を生成して SDAccel™ プラットフォーム上で実行したら、CPU で実行されるホ スト アプリケーションとザイリンクス FPGA でアクセラレーションされたカーネルを含むシステム全体が、実際のハ ードウェアで正しく実行されるかどうかを確認できます。この段階では、ホスト コードおよびカーネルの機能をター ゲット ハードウェアで検証し、検出された問題をデバッグできます。

確認または解析する必要のある問題には、次のものがあります。

- プロトコル違反によるシステム ハングのデバッグ。
 - 。 これらの違反により、システム全体が停止することがあります。



- 。 これらの違反により、カーネルが無効なデータを取得したり、停止することがあります。
- 。 これらの違反がどこでいつ発生しているかを検出するのは困難です。
- 。 このような状況をデバッグするには、AXI プロトコル チェッカーから ILA をトリガーする必要がある場合があ ります。これは、使用中の SDAccel プラットフォームで設定する必要があります。
- RTL カーネル内の問題のデバッグ。
 - 。 これらは、タイミング問題、レース コンディション、無効なデザイン制約など、インプリメンテーションによ り発生することがあります。
 - 。 ハードウェア エミュレーションで表示されなかった論理的な問題。
- パフォーマンス問題のデバッグ。
 - 。 たとえば、フレーム/秒の処理が予測と異なる場合。
 - 。 データ ビートとパイプライン処理を確認できます。
 - 。 トリガー シーケンサー付きの ILA を使用して、バースト サイズ、パイプライン処理、データ幅を確認し、ボ トルネックを特定します。

ハードウェア デバッグ サポートのための FPGA ボードのチェック

ハードウェア デバッグをサポートするには、プラットフォームで複数の IP コンポーネント (Debug Bridge など) がサ ポートされるようにする必要があります。プラットフォーム設計者に、これらのコンポーネントがプラットフォーム DSA に含まれるかどうかを確認してください。

ザイリンクスの提供するプラットフォームでは、ハードウェア デバッグが完全にサポートされます。

- xilinx_kcu1500_dynamic_5_0
- xilinx_vcu1525_dynamic_5_1





SDX GUI の ChipScope の有効化

SDx[™] GUI には、デザインの計算ユニットのインターフェイス ポートで ChipScope デバッグを有効にするオプション があります。計算ユニットでこのオプションをイネーブルにすると、SDAccel[™] コンパイラにより計算ユニットのイ ンターフェイス ポートを監視するため System ILA デバッグ コアが追加されます。これにより、カーネルの実行中に SDAccel プラットフォーム ハードウェア上のインターフェイス信号をデバッグできます。このオプションにアクセ スするには、[Assistant] ビューでシステム ビルド コンフィギュレーションのカーネルを右クリックし、[Settings] をク リックします。









次の図に示す [Hardware Function Settings] ダイアログ ボックスが開きます。このダイアログ ボックスの [Debug and Profiling Settings] の表で、カーネルの特定の計算ユニットの [ChipScope Debug] チェック ボックスをオンにしま す。その計算ユニットのインターフェイス/ポートの監視が有効になります。

図 7: SDx [Hardware Function Settings] ダイアログ ボックス

•		Hardware Fu	nction Settin	ngs			- x
type filter 🔏 🖪 🥵	💉 krnl_vadd					¢ -	0
♥ E proj_rtl_test ▷ < Emulation-HW ▷ < Emulation-SW ♥ < System ♥ E binary_conta Ø kml_vadd	Name: Compute Units: Max Memory Ports: Port Data Width: Extra Source Files: XOCC Compiler Options: Debug and Profiling Set	krnLvadd					
	Name	ChipScope Debug	Protocol Checker	Data Transfer	Execute Profiling	Stall Profiling	
	Krnl_vadd krnl_vadd_1 krnl_vadd_2 krnl_vadd_3 krnl_vadd_4	S S S S S S	S S S S S S	None None None None None	R R R R R R R R R	N N N N	
c = = >	3					Revert	Apply
					C	ancel	ок

ヒント: 複数のカーネルまたは計算ユニットを含む大型のデザインで [ChipScope Debug] をオンにすると、FPGA デバ イス リソースが過剰に使用される可能性があります。ザイリンクスでは、コマンド ラインで xocc --dk list_ports オプションを使用して計算ユニット上のインターフェイスの数とタイプを確認することをお勧めしま す。デザインをハードウェアで実行中にデバッグ目的で監視する必要のあるポートがわかっている場合は、コマンド ライン フローに説明されている --dk オプションを使用する方法が推奨されます。

コマンド ライン フロー

System ILA デバッグ コアを使用すると、トランザクション レベルでアクセラレーションされたカーネルやハードウ ェアで実行される関数などを表示できます。System ILA コアでは、特定の AXI トラフィックをキャプチャして表示さ せることもできます。

ILA コアは、既存の RTL IP デザインのハードウェア全体にインスタンシエートして、そのデザイン内でデバッグ機能 をイネーブルにしたり、コンパイラで自動的に挿入されるようにしたりできます。XOCC コンパイラには、デバッグ およびパフォーマンス監視用にインターフェイスで System ILA コアをカーネルに接続するための --dk オプション があります。

次の構文に示すように、--dkオプションを使用して ILA IP コアの挿入をイネーブルにします。

--dk <[chipscope|list_ports]<:compute_unit_name><:interface_name>>

通常、<interface_name>の使用はオプションです。指定しない場合、すべてのポートが解析されます。

<compute_unit_name> および <interface_name> に対して chipscope オプションを使用する場合、計算ユニ ットに名前を指定する必要があります。

list_ports オプションは、現在のデザインの有効な計算ユニットとポート組み合わせのリストを生成します。

注記:

コマンド ライン1行に複数の --dk オプションを含めて、インターフェイス モニター機能を追加していきます。

フィードバック送信



XOCC オプションの詳細は、『SDx コマンドおよびユーティリティ リファレンス ガイド』 (UG1279) を参照してください。

デザインをビルドしたら、『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908) に示すよう に、ハードウェア マネージャーを使用してデザインをデバッグできます。





第3章

デバッグ手法

このセクションでは、さまざまなデバッグ手法について説明します。ソフトウェア ベースのデバッグ手法とハードウ ェア重視の手法に分類されています。ソフトウェア ベースの手法では、FPGA への最終的なカーネル コードのマップ を理解する必要はありません。ただし、この概念が適用できるのはあるレベルの詳細度までで、それ以上はハードウ ェア ベースの詳細な解析を実行する必要があります。

このセクションでは、SDAccel[™] の異なるデバッグ段階を順に説明していきます。まず、ソフトウェア エミュレーシ ョンでの論理検証です (純粋なソフトウェア ベースの手法)。その次はハードウェア エミュレーションで、カーネル コ ードが実際のハードウェア記述に変換され、最終的なインプリメンテーションの詳細が示されます。ハードウェア デ バッグおよびソフトウェア デバッグの概念は、ハードウェア エミュレーション段階のデバッグに適用できます。最後 の段階はシステム検証で、実際のハードウェアが実行されます。この段階では、ソフトウェア デバッグの概念を適用 できるのはホストのみで、カーネルにはハードウェア デバッグの概念を適用する必要があります。

論理検証 (ソフトウェア エミュレーション)

論理検証は、システムを記述したソフトウェアを最終的なインプリメンテーション目標に従って検証するプロセスで す。ソフトウェアが指定したデータで想定どおりに動作するかをこの段階で確認します。これはソフトウェア開発で は一般的なタスクで、さまざまな概念があります。

ソフトウェアが想定どおりに動作しない場合は、デバッガーを使用して問題の原因を突き止め、必要であればソフト ウェア実行中にデータポイントをダンプします。このセクションでは、SDx™ プロジェクトに適用されるこれらの概 念を紹介します。

カーネル デバッグでの printf() の使用

アルゴリズムをデバッグするには、プログラムを実行して主なデータ値を検証するのが、最もシンプルで基本的な方 法です。アプリケーション開発では、コード内のチェックポイント値を表示するのが、プログラム実行内で問題を特 定するのに実証済みの方法です。この段階ではアルゴリズムの一部が FPGA 上で実行されているので、このデバッグ 方法でも追加のサポートが必要です。

SDAccel™ 開発環境では、すべての開発フロー (ソフトウェア エミュレーション、ハードウェア エミュレーション、 実際のハードウェアでのカーネルの実行) で OpenCL[™] の printf() ビルトイン関数がサポートされています。

次に、カーネルで printf()を使用する例と、カーネルを global サイズ 8 で実行した場合の出力を示します。

```
__kernel __attribute__ ((reqd_work_group_size(1, 1, 1)))
void hello_world(__global int *a)
{
    int idx = get_global_id(0);
    printf("Hello world from work item %d\n", idx);
    a[idx] = idx;
}
```





出力は次のようになります。

Hello world from work item 0 Hello world from work item 1 Hello world from work item 2 Hello world from work item 3 Hello world from work item 4 Hello world from work item 5 Hello world from work item 7



重要: printf() メッセージはグローバル メモリに格納され、カーネル実行が終了するとアップロードされます。 printf()を複数カーネルで使用した場合、各カーネルからのメッセージがどの順でホスト ターミナルに表示される かはわかりません。特にハードウェア エミュレーションおよびハードウェアで実行している場合、ハードウェア バッ ファー サイズによりキャプチャされる printf 出力の量は制限されます。

この機能は、すべての開発フローで OpenCL カーネルでのみサポートされることに注意してください。

C/C++ カーネル モデルに対しては、printf() はソフトウェア エミュレーションでのみサポートされるので、 Vivado® HLS 合成から除外されるようにする必要があります。この場合、printf() 文を次のコンパイラ マクロで囲 みます。

```
#ifndef __SYNTHESIS__
    printf("text");
#endif
```

GDB ベースのデバッグ

このセクションでは、GDB を使用してホストおよびカーネル デバッグを実行する方法を説明します。このフローは ソフトウェア開発者には慣れたフローであるはずなので、このセクションでは FPGA 用のホスト コードのデバッグ機 能とカーネル ベースのハードウェア エミュレーション サポートの現状について説明します。

ホスト コードのデバッグ

前の章で説明したデバッグ環境の起動方法を除き、SDAccel™ ホスト コードのデバッグと一般的な GDB アプリケー ションのデバッグ フローおよび機能に違いはありません。

gdb を起動したら GDB でコードをステップ実行し、C/C++/OpenCL™ オブジェクトを調べてコードのどの地点でも 内容が正しいことを確認できます。

ただし、概要で説明したように、特にハードウェア エミュレーションでは、ホストとカーネル間のプロトコル同期に 関する問題を探すのが一般的です。SDAccel 環境には、アプリケーション ホストから OpenCL ランタイム環境の内容 を確認するための特別な GDB 拡張機能が含まれます。これらのコマンドの詳細を、次のセクションで説明します。

ザイリンクス OpenCL ランタイム GDB 拡張機能

ザイリンクス OpenCL[™] ランタイム デバッグ環境には、ホスト アプリケーションから OpenCL ランタイム ライブラ リを視覚化する新しい GDB コマンドが含まれます。





注記: SDAccel[™] 環境外で GDB を実行する場合は、GDB ホスト コード デバッグの開始で説明されているように、こ れらのコマンドをイネーブルにする必要があります。

gdb コマンド ラインから、次の2種類のコマンドを呼び出すことができます。

 OpenCL ランタイムのデータ構造を可視化するためコマンド (cl_command_queue、cl_event、および cl_mem)。xprint queue および xprint mem への引数はオプションです。アプリケーションのデバッグ環境 には、すべての OpenCL オブジェクトが記録され、引数が指定されない場合は有効なすべてのキューおよび cl_mem オブジェクトが自動的に出力されます。さらに、これらのコマンドは、指定されているコマンドの queue、event、cl_mem 引数を検証します。

```
xprint queue [<cl_command_queue>]
xprint event <cl_event>
xprint mem [<cl_mem>]
xprint kernel
xprint all
```

• SDAccel プラットフォームの IP を可視化するコマンド。この機能はシステム フロー (ハードウェア実行) でのみ 使用でき、エミュレーション フローでは使用できません。

xstatus all
xstatus --<ipname>





コマンドの詳細な情報を入手するには、help <command>を使用します。

これらのコマンドは、ホスト アプリケーションがハングした場合によく使用されます。この場合、ホスト アプリケー ションがコマンド キューが終了するのを待っているか、またはイベント リストを待機していると考えられます。 xprint コマンドを使用してコマンド キューを表示すると、どのイベントが終了していないのかわかり、イベント間 の依存性を解析できます。

これら両方のコマンドの出力は、SDAccel GUIを使用してデバッグすると自動的に表示されます。[Debug] パースペ クティブの左上にある [Variables]、[Breakpoints]、[Registers] という3つのビューの横に、[Command Queue]、[Memory Buffers]、[Platform Debug] というビューが表示され、それぞれ xprint queue、xprint mem、および xstatusの 出力を示します。

(×)= Variables	⁰₀ Breakpoints	IIII Registers	¢ Command Queue ജ	🖈 Memory Buffers 🚽 Platform Debug				
⊽ 🍭 Queue-	0x67dd10							
💱 Queu	ied(0)							
🗢 🍞 Subn	nitted(2)							
🗢 🔷 Ev	ent-0x662a50							
	Status: Complet	e						
	Uid: 0							
N	Type: CL_COMM	AND_MIGRATE	E_MEM_OBJECTS					
	WaitingOn: None	e						
	Description: Mig	rate 1 cl_me	m objects 0x0x67de00 w	vith flags 0				
	name: Event-0x	662a50						
🗢 🔷 Ev	ent-0x69b230							
	Status: Schedule	ed						
	Uid: 2							
	TotalWorkGroup	s: 1						
	Type: CL_COMM	AND_NDRANG	E_KERNEL					
	WaitingOn: None	e						
	name: Event-0x69b230							
	CompletedWork	Groups: 0						
	KernelName: rui	n						

注記: これらのビューの情報は、ホスト コードを実際にデバッグ中の場合にのみ表示されます。このため、このデバッグ手法は、実際のシステム実行 (ハードウェア) でも使用できます。

GDB カーネル ベースのデバッグ

GDB カーネル デバッグは、ソフトウェア エミュレーション フローおよびハードウェア エミュレーション フローで サポートされます。コマンド ラインでのデバッグ フローに示すように、通常のホスト コードのデバッグと同様、GDB 実行ファイルが GUI またはコマンド ライン フローでカーネルに接続されたら、ブレークポイントを設定し、カーネ ルの変数の内容をクエリします。

カーネル GDB プロセスは生成されたソフトウェア プロセスに接続するだけなので、これはソフトウェア エミュレーションで完全にサポートされます。





一方、ハードウェア エミュレーションでは、Vivado[®] HLS でカーネル コードが RTL に変換されてから実行されます。 RTL モデルのシミュレーションでは、パフォーマンス最適化および同時ハードウェア実行のすべての変換が適用され ます。このため、すべての C/C++/OpenCL[™] 行が独自に RTL コードにマップされるわけではないので、一部のブレー クポイントのみがサポートされ、特定の変数のみをクエリ可能です。GDB ツールは、要求されたブレークポイント文 に基づいて次の可能な行で停止し、RTL 変換のため変数をクエリできない場合はそれを明確に示します。

ハードウェア エミュレーションでのデバッグ

ハードウェア エミュレーションでは、カーネルのインプリメンテーションを詳細に検証できます。SDAccel™ では、 このモードで典型的なハードウェアと同様のデバッグが実行できるほか、ハードウェア インプリメンテーションの解 析に基づいてソフトウェアと同様の GDB を実行することもできます。

GDB ベースのデバッグ

ソフトウェア ベースの GDB フローを使用したデバッグは、ハードウェア エミュレーションで完全にサポートされて います。GDB フローでは RTL がソース コード記述にマップされるので、カーネル コードを表す実際の RTL コードを 実行するということ以外は、ユーザーにとっては違いはありません。ただし、RTL 生成 (HLS) 中に変数およびループ が分解されることがあり、ブレークポイントの設定および変数の確認が制限される場合があります。

デバッグ機能の詳細は、第 2 章: SDAccel のデバッグ機能 を参照してください。GDB の拡張機能については、GDB ベースのデバッグ を参照してください。

波形ベースのカーネル デバッグ

C/C++ および OpenCL[™] カーネル コードは Vivado[®] 高位合成 (HLS) を使用して合成され、ハードウェア記述言語 (HDL) に変換され、FPGA (xclbin) にインプリメントされます。

もう 1 つのデバッグ手法は、シミュレーション波形に基づいており、ハードウェア中心のアルゴリズムのプログラマ にとっては、熟知した手法である可能性があります。この波形ベースの HDL デバッグは、ハードウェア エミュレー ションで SDAccel™ GUI フローを使用して実行するのが最適です。

ヒント: ほとんどのデバッグで、HDL モデルを解析する必要はありません。波形デバッグは、アドバンス デバッグ機 能です。

このフローを実行するには、次の手順を実行します。

- 1. SDx[™]を起動して、通常の設定を実行します。
- 2. [Run]→[Debug Configurations] をクリックして [Debug Configurations] ウィンドウを開きます。
- 3. [Debug Configurations] ウィンドウで、次の図に示すように、OpenCL リストから現在の起動コンフィギュレーションを選択します。





"	Debug Configurations	×
Create, manage, and run Run or Debug an OpenCL ho	configurations ost executable	Ť
Comparison Comparison Comparison	Name: example-Default Main Arguments Image: Profile Environment Source Project: example Build configuration: Emulation-HW Kernel Debug	»2 ≎ ≎
Filter matched 12 of 25 iter	Revert	Apply
?	Close	Debug





 [Main] タブに、[Use RTL waveform for kernel debugging] と [Launch live waveform] の 2 つのカーネル デバッグ オプションがあります。両方をオンにして [Debug Configurations] ウィンドウを閉じると、デバッグ セッション が自動的に開始します。[Use RTL waveform for kernel debugging] をオンにすると、シミュレーション波形データ ベースが生成され、[Launch live waveform] をオンにすると、実際のシミュレーション中に波形ビューアーが新た に生成されて、シミュレーション エンジンおよび波形表示を完全に制御できるようになります。

ライブ波形ビューアーが生成されるように設定した場合は、実行ファイルを実行したときに波形ビューアーが自動的 に開きます。デフォルトでは、波形ビューアーにすべてのインターフェイス信号と次のデバッグ階層が表示されます。

dr_behav.wcfg		
Q ≝ @ Q X ≠ I4 > ±	l ±r +Γ	
Name	Value	37 us 38 us 39 us
✓		
✓ ➡ Binary Container "binary_container_1"		
🗸 ங Memory Data Transfers		
> 👅 DDR Bank 0		
🗸 🔚 DDR Bank 1		
> 🔚 Read Address		
> 🔚 Read Data		
> 🔚 Write Address		
> 🔚 Write Data		
> 🛋 DDR Bank 2		
> 🛋 DDR Bank 3		
∨ Kernel "run" 1:1:1		
∨ ங Compute Unit: run_1		Running
> CU Stalls (%)	0.00%	
🗸 🔚 Data Transfers		
✓ ■ m axi amem		
	$\langle \rangle$	<

• [Memory Data Transfers]: すべての計算ユニットからのこれらのインターフェイスを介したデータ転送を表示します。

ヒント: これらのインターフェイスのビット幅は、計算ユニットとは異なることがあります。その場合、バースト長が 異なります。たとえば、計算ユニットでの 16 個の 32 ビット ワードのバーストは、OCL マスターでは 1 つの 512 ビ ット ワードのバーストになります。

- Kernel <kernel name> <workgroup size>Compute Unit<CU name>
 - 。 [CU Stalls (%)]: 計算ユニット (CU) 全体のストールのサマリを表示します。すべての最下位ストール信号のバスが 1 つ作成されます。このバスは、各時点においてアクティブな信号の割合 (%) として波形に表示されます。
 - 。 [Data Transfers]: CU のすべての AXI マスターのデータ転送を表示します。
 - 。 [User Functions]: CU の階層内の関数すべてをリストします。
 - [Function]: <function name>
 - [Dataflow/Pipeline Activity]: CU の関数レベルのループのデータフロー/パイプライン信号を表示します。

 \bigcirc



- [Function Stalls]: この関数内の3つのストール信号をリストします。
- [Function I/O]: 関数の I/O をリストします。これらの I/O は、-m_axi、ap_fifo、ap_memory、また は ap_none プロトコルのものです。

 ヒント: 波形デバッガーと同様、[Scope] メニューから該当するインスタンスを選択し、[Object] メニューから信号を 選択すると、内部信号の追加のデバッグ データを表示できます。また、HDL ブレークポイントなどのデバッグ制御、 HDL コード ルックアップ、および波形マーカーもサポートされます。波形ビューアーの詳細は、『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) を参照してください。

波形デバッグ プロセスは、XOCC コマンド ラインを使用してもイネーブルにできます。イネーブルにするには、次の 手順を使用します。

1. カーネル コンパイル中にデバッグ コードの生成をオンにします。

xocc -g ...

2. ホスト実行ファイルと同じディレクトリに次の内容の sdaccel.ini ファイルを作成します。

```
[Emulation]
launch_waveform=batch
[Debug]
profile=true
timeline_trace=true
data_transfer_trace=fine
```

 ハードウェア エミュレーションを実行します。ハードウェア トランザクション データは、
 <hardware_platform>-<device_id>-<xclbin_name>.wdb という名前のファイルに収集されます。この ファイルは、SDAccel GUI から直接開くことができます。

ヒント: エミュレーション セクションで [Emulation] launch_waveform=gui のように launch_waveform オ プションを gui に設定すると、ハードウェア エミュレーションの実行中にライブの波形ビューアーが生成されます。

システム検証、ハードウェアのハング

アプリケーションのハング

このセクションでは、ホスト コードとアクセラレーションされたカーネルの間での通信に関連する問題のデバッグに ついて説明します。これらの問題が発生すると、マシンまたはアプリケーションがハングします。GDB デバッグ環境 を使用すると (xprint を使用)、ハングが特定のカーネルに関連するなど、エラーを特定するのに役立つことはあり ますが、このセクションに示すように、dmesg および xbutil コマンドを使用してデバッグするのが最適です。コマ ンドおよびすべての関連するオプションは、ハードウェア デバッグのユーティリティを参照してください。

次のよく発生する3つの問題を検証します。

- AXI Firewall が作動する
- AXI 違反のためカーネルがハングする
- ホスト アプリケーションが DDR メモリにアクセス中にハングする

このハードウェア デバッグ プロセスで問題を解決できない場合は、ChipScope を使用してハードウェア デバッグを 実行する必要があります。ChipScope を使用したデバッグ セクションを参照してください。

フィードバック送信



AXI Firewall が作動する

AXI Firewall は、ホストがハングしないようにします。このため、ザイリンクスでは SDAccel プラットフォームに AXI Protocol Firewall IP を含めることをお勧めしています。最初のチェックの 1 つでファイアウォールが作動した場合、 ホスト コードとカーネルが同じメモリ バンクを使用するように設定されているかを確認します。次は、このチェッ クを実行する最もシンプルな方法の 1 つです。

1. xbutil を使用して FPGA をプログラムします。

xbutil program -p <xclbin>

2. xbutil クエリ オプションを実行してメモリ トポロジをチェックします。

xbutil query

次の例では、カーネルに関連付けられているメモリ バンクはありません。

図 8: xbutil クエリの結果

Xclbin ID: 0x5a341b7a Mem Topology: Base Address Size (KB) Bank Type [0] bank0 **UNUSED** 0x0 0x400000 [1] bank1 **UNUSED** 0x100000000 0x400000 **UNUSED** 0x200000000 0x400000 [2] bank2 **UNUSED** 0x300000000 [3] bank3 0x400000

3. ホスト コードで DDR バンクが使用されることが要求される場合は、このレポートは問題があることを示してい ます。この場合、カーネルとホスト コードで何が要求されているかをチェックする必要があります。ホスト コー ドが ザイリンクス OpenCL™ 拡張機能を使用している場合、カーネルでどの DDR バンクが使用されるべきかを 確認する必要があります。これらは、指定した xocc -sp 引数と同じである必要があります。

AXI 違反のためカーネルがハングする

カーネルとメモリ コントローラー間の AXI トランザクションが無効であるため、カーネルがハングする可能性があり ます。これらの問題をデバッグするには、カーネルをインストルメント化する必要があります。

- SDAccel 環境には、XOCC リンク (-1) 中に適用可能なインストルメンテーション オプションが 2 つあります。これらのオプションは両方ともインプリメンテーションにハードウェアが追加されるので、使用率に基づいてインストルメンテーションを制限する必要があることがあります。
 - a. 軽量 AXI プロトコル チェッカー (lapc) を追加します。これらのプロトコル チェッカーは、--dk オプションを使用して追加します。次の構文を使用します。

--dk <[protocol|list_ports]<:compute_unit_name><:interface_name>>

通常、<interface_name>の使用はオプションです。指定しない場合、すべてのポートが解析されます。

プロトコル チェッカーが挿入されるように定義するには、protocol オプションを使用します。このオプションでは、<compute_unit_name>および <interface_name> のいずれかまたは両方に、キーワードallを使用できます。

list_ports オプションは、現在のデザインの有効な計算ユニットとポート組み合わせのリストを生成します。



注記: コマンド ライン1行に複数の --dk オプションを含めて、インターフェイス モニター機能を追加していきます。

b. SDx[™] パフォーマンス モニター (spm) を追加すると、詳細な通信統計 (カウンター) のリストがイネーブルに なります。これはパフォーマンス解析に最も役立ち、未処理のポート アクティビティのデバッグにおいて有 益な情報を得ることができます。パフォーマンス モニターを追加するには、profile_kernel オプション を使用します。profile_kernel オプションの基本的な構文は、次のとおりです。

--profile_kernel data:<krnl_name|all>:<cu_name|all>:<intrfc_name| all>:<counters|all>

パフォーマンス モニターを追加する正確なインターフェイスを指定するには、3 つのフィールドが必要です が、リソース使用量が問題ではない場合は、all キーワードを使用すると、1 つのオプションで既存のカー ネル、計算ユニット、インターフェイスすべてを監視できるよう設定できます。または、kernel_name、 cu_name、および interface_name を明示的に指定してインストルメンテーションを制限します。

最後のオプション < counters | all> は、大型デザインで情報の収集を counters に制限するか、all (デフォルト)を指定して実際のトレース情報が収集されるようにします。

注記: コマンド ライン1行に複数の --profile_kernel オプションを含めて、パフォーマンス機能を追加していきます。

--profile_kernel data:kernel1:cu1:m_axi_gmem0 --profile_kernel data:kernel1:cu1:m_axi_gmem1 --profile_kernel data:kernel2:cu2:m_axi_gmem

- 2. アプリケーションをビルドし直したら、追加した SPM IP および LAPC IP を含め、xclbin を使用してホスト ア プリケーションを実行し直します。
- 3. アプリケーションがハングしたら、xbutil statusを使用してエラーや異常を確認します。
- 4. 次のように SPM 出力を確認します。
 - xbutil status --spm を数回実行して、動いているカウンターがあるかを確認します。カウンターが動いている場合、カーネルはアクティブです。
- **ヒント: SPM** 出力のテストは、GDB デバッグでも xstatus spm コマンドを使用してサポートされます。
 - カウンターが止まっている場合、未処理のカウントが0より大きいということは、AXIトランザクションにハングしているものがあることを意味します。

50x Perform	ance Monitor Co	ounters								
CU Name	AXI Portnase	Write Bytes	Write Trans.	Read Bytes	Read Trank.	Outstanding Cnt	Last Wr Addr	Last Wr Data	Last Rd Addr	Last Rd Data
XOPIA	N/A	67108864	131072		0	0	0x3fffe00	0	0x0	0
kernel_1	m_exi_gmem	417928	409	451136	448	196616	0x2006800	1128415552	0xfc00	50462976
kernel 2	m ax1 gecm	262144	257	262144	2.72	65552	0x3000000	3284320764	0x1003c00	3284320704
INFO: xbtak	status success	sful.								

- 5. 次のように LAPC 出力を確認します。
 - xbutil status --lapc を実行して、AXI 違反がないかどうかを確認します。

ヒント: LAPC 出力のテストは、GDB デバッグでも xstatus lapc コマンドを使用してサポートされます。

• AXI 違反がある場合は、カーネル インプリメンテーションに問題があることを意味します。

Light Weight AXI Protocol Checkers codes
(U Nume: Scivel 1 AXI Part: e axi pees
First violation
AX1_ERRS_BRESP_AW A slave must not take BVALID WIGH until after the write address hundshake is complete
Other violations
AXI_RECS_MREADY_MAX_MAIT:Recommended that WREADY is asserted within MAXMAITS cycles of WAALD being asserted
AXI_RECR_RREADY_MAX_WAIT/Recommended that RREADY is asserted within MODALIS cycles of RNALD being asserted
ACCS_WETE_T0_BVALID_MAX_WALID should be asserted within MODAITS cycles of AV command transfer or MLAST transfer (whichever is later), or previous 8 transfer of there are yet more AV and MLAST transfers outstanding.
U Hune: kernel_J AXI Fort: k_AXI_BARK
First vielation
AX1_ERFS_BRESP_AW:A slave must not take BVALID #ISH witil after the write address handinake is complete
Other violations :
RECS_CONTINUOUS_REMARKFERS_MAX_MALT:ROALID should be asserted within MAXMAITS cycles of either AR command transfer or previous R transfer while there are outstanding AR commands.
REOP_CONTINUOUS_WTRANSFERS_MX_NAIT.WUNLID should be asserted within MADMAITS cycles of either AM command transfer or previous w transfer while there are outstanding AM commands.



ホスト アプリケーションが DDR メモリにアクセス中にハングする

ホスト コードからの DMA の転送が完了しない場合にも、アプリケーションがハングまたはクラッシュする可能性が あります。これは、ホスト コードが間違っているからとは限りません。カーネルが無効なトランザクションを発行し たため、AXI がロックアップすることもあります。

 プラットフォームに SDAccel^M プラットフォームと同様 AXI ファイアウォールがある場合、ファイアウォールが 作動します。ドライバーにより SIGBUS が発行され、アプリケーションが強制終了され、デバイスがリセットさ れます。これは xbutil query を実行するとチェックできます。次に、表示されるエラーの例を示します。



Firewall Last Error Status: 0: 0x0 (GOOD)

1: 0x0 (GOOD)

2: 0x80000 (RECS WRITE TO BVALID MAX WAIT). Error occurred on Tue 2017-12-19 11:39:13 PST

Xclbin ID: 0x5a39da87

ヒント: ファイアウォールが作動しなかった場合は、Linux ツール dmesg で追加の情報が示される場合もあります。 詳細は、Linux dmesg の使用を参照してください。

- 2. ファイアウォールが作動した場合は、DMA タイムアウトの原因を見つけることが重要です。原因には、無効な DMA 転送、カーネルの誤動作などが考えられます。AXI ファイアウォールが作動すると、アプリケーションの強 制終了後にドライバーのヘルスチェック機能でボードがリセットされてしまいます。デバイス上にある根本的な 原因を見つけるのに役立つ情報はすべて失われます。この問題をデバッグするには、xclmgmt カーネル モジュ ールでヘルスチェック スレッドをディスエーブルにして、エラーがキャプチャされるようにします。これには、 一般的な Unix カーネル ツールを次の順で使用します。
 - a. sudo modinfo xclmgmt: モジュールの現在の設定をリストし、health_check パラメーターがオンかオフ かをリストします。xclmgmt モジュールヘパスも返します。
 - b. sudo rmmod xclmgmt: xclmgmt カーネル モジュールを削除し、ディスエーブルにします。
 - c. sudo insmod <path to module>/xclmgmt.ko health_check=0: health_check をディスエーブル にした状態で xclmgmt カーネル モジュールを再インストールします。

ヒント: このモジュールへのパスは、modinfoへの呼び出しの出力にレポートされます。

ヘルス チェックをディスエーブルにしたら、アプリケーションを再実行します。カーネルのハングに関するセクションで説明したように、カーネル インストルメンテーションを使用して問題を特定できます。

ChipScope を使用したデバッグ

ChipScope デバッグ環境と Vivado[®] ハードウェア マネージャーを使用すると、ホスト アプリケーションとカーネル をすばやく効率的にデバッグできます。これには、次のいずれかの条件が満たされている必要があります。

- SDAccel[™] アプリケーション プロジェクトに、--dk コンパイラ オプションを使用してデバッグ コアが挿入され ている (ChipScope を使用したハードウェア デバッグを参照)。
- プロジェクトで使用されている RTL カーネルにデバッグ コアが層インスタンシエートされている (RTL カーネル へのデバッグ IP の追加を参照)。

 \bigcirc





 \Rightarrow

 \bigcirc

これらのツールでは、カーネルがハードウェアで実行されている状態で、ロジック レベルからシステム レベルのデバッグまで幅広い機能を使用できます。

XVC およびハードウェア サーバーを実行し、ホスト アプリケーションを実行して、最後に Vivado ハードウェア マネ ージャーでデバッグ コアをトリガー待機状態にしてトリガーするには、次の手順を実行します。

- 1. RTL カーネルにデバッグ IP を追加します。これは、RTL カーネルでのみ必要です。RTL カーネルへのデバッグ IP の追加を参照してください。
- 2. ホスト アプリケーションをインストルメント化して、ホスト実行でデバッグする適切な位置で一時停止するよう にします。ホスト アプリケーションを使用したデバッグを参照してください。
- ハードウェア デバッグのための環境を設定します。これは、手動で実行するか、スクリプトを使用して自動的に 実行します。次の手順は、ハードウェア デバッグの手動設定およびハードウェア デバッグ用の自動設定で説明 されています。
 - a. 必要な XVC およびハードウェア サーバーを実行します。
 - b. ホスト アプリケーションを実行し、ホスト実行の適切な位置で一時停止して、ILA トリガーのセットアップ をイネーブルにします。
 - c. Vivado ハードウェア マネージャーを開き、XVC サーバーに接続します。
 - d. デザインの ILA トリガー条件を設定します。
 - e. ホスト アプリケーションの実行を続行します。
 - f. Vivado ハードウェア マネージャーで結果を確認します。
 - g. 必要に応じて、上記の手順 b から繰り返します。

RTL カーネルへのデバッグ IP の追加

重要: このデバッグ手法を使用するには、Vivado[®] Design Suite および RTL デザインに関する知識が必要です。

カーネル ロジックをデバッグするには、ILA (Integrated Logic Analyzer) および VIO (Virtual Input/Output) などのデバ ッグ コアを RTL コードにインスタンシエートする必要があります。Vivado IDE でほかの IP を使用する場合と同様 に、Vivado Design Suite から RTL カーネルを編集して ILA IP のカスタマイズまたは VIO IP を RTL コードにインスタ ンシエートします。ILA またはその他のデバッグ コアを使用する方法、および HDL の generate 文を使用してデバッ グ コアの生成をイネーブル/ディスエーブルにする方法については、『Vivado Design Suite ユーザー ガイド: プログラ ムおよびデバッグ』 (UG908) を参照してください。

ヒント: デバッグ コアは、RTL カーネルを作成したときに追加するのがベストです。詳細は、『UltraFast 設計手法ガイド (Vivado Design Suite 用)』 (UG949) の「デバッグ」を参照してください。

または、開いている Vivado プロジェクトから Tcl スクリプトを使用して ILA デバッグ コアを追加することもできま す。次にコード例を示します。

create_ip -name ila -vendor xilinx.com -library ip -version 6.2 module_name ila_0
set_property -dict [list CONFIG.C_PROBE6_WIDTH {32} CONFIG.C_PROBE3_WIDTH
{64} \
CONFIG.C_NUM_OF_PROBES {7} CONFIG.C_EN_STRG_QUAL {1}
CONFIG.C_INPUT_PIPE_STAGES {2} \
CONFIG.C_ADV_TRIGGER {true} CONFIG.ALL_PROBE_SAME_MU_CNT {4}





CONFIG.C_PROBE6_MU_CNT {4} \ CONFIG.C_PROBE5_MU_CNT {4} CONFIG.C_PROBE4_MU_CNT {4} CONFIG.C_PROBE3_MU_CNT {4} \ CONFIG.C_PROBE2_MU_CNT {4} CONFIG.C_PROBE1_MU_CNT {4} CONFIG.C_PROBE0_MU_CNT {4}] [get_ips ila_0]

次に、ILA デバッグ コアを GitHub の RTL カーネルのデバッグ デザイン例の RTL カーネル ソース ファイルにインス タンシエートした例を示します。ILA は src/hdl/krnl_vadd_rtl_int.sv ファイルで指定した組み合わせ加算 器の出力を監視します。

RTL カーネルにデバッグ用に適切なデバッグ コアを挿入したら、前のトピックに示すように、ハードウェアを ChipScope ツールで解析できます。

ホスト アプリケーションを使用したデバッグ

SDAccel™ プラットフォームで実行されるカーネル コードを使用してホスト アプリケーションをデバッグするには、 カーネルがデバイスにプログラムされた後、にカーネルを開始前に ILA トリガー条件を設定できるようにアプリケー ション ホスト コードを変更する必要があります。

C++ ホスト アプリケーションの一時停止

次のコード例は、GitHubの RTL カーネル サンプルの src/host.cpp からのものです。





//Set the Kernel Arguments
...
//Launch the Kernel
q.engueueTask(krnl_vadd);

条件 if (interactive)を追加し、wait_for_enter 関数を使用してホスト アプリケーションを一時停止する と、ILA が必要なトリガーを設定し、カーネルからのデータをキャプチャできる準備をするための時間が与えられま す。Vivado[®] ハードウェア マネージャーを正しく設定したら、Enter キーを押してホスト アプリケーションの実行 を続行します。

GDB を使用したホスト アプリケーションの一時停止

ホスト アプリケーションを変更してカーネル実行の前に一時停止するようにする代わりに、SDx™ IDE から GDB セ ッションを実行できます。この場合、ホスト アプリケーションのカーネル実行の前にブレークポイントを設定しま す。ブレークポイントに到達したら、Vivado[®] ハードウェア マネージャーでデバッグ ILA トリガーを設定してトリガ ー待機状態にし、GDB でカーネルの実行を再開します。

ハードウェア デバッグ用の自動設定

- 1. SDx インストール エリアにある適切な settings64.sh/.csh ファイルを読み込んで、SDx[™] 環境を設定しま す。
- sdx_debug_hw スクリプトを使用して、xvc_pcie および hw_server を起動します。/dev/xvc_* キャラク ター型デバイスは、プラットフォームおよび SDx リリースによって異なります。たとえば、2018.2 SDx リリー スの vcu1525 5.1 DSA の場合は、ファイルは /dev/xvc_pub.m1025 です。

```
sdx_debug_hw --xvc_pcie /dev/xvc_pub.m1025 --hw_server
launching xvc_pcie...
xvc_pcie -d /dev/xvc_pub.m1025 -s TCP::10200
launching hw_server...
hw_server -sTCP::3121
```

- 3. SDx IDE で、ホスト コードのカーネルが作成/ダウンロードされた後、カーネル実行が開始する前に一時停止文 を追加します。
 - C++ ホスト コードでは、clCreateKernel() 関数呼び出しをラップする関数の後に一時停止文を追加しま す。次に、Vector Add テンプレート デザインの C++ コードの例を示します。



• Cホスト コードでは、clCreateKernel() 関数呼び出しの後に一時停止文を追加します。



E XILINX.



4. 変更したホスト プログラムを実行します。

```
vadd_test.exe ./binary_container_1.xclbin
Loading: './binary_container_1.xclbin'
Pausing to allow you to arm ILA trigger. Hit enter here to resume host
program...
```

5. SDAccel インストール ディレクトリにある sdx_debug_hw スクリプトを使用して Vivado[®] Design Suite を起動 します。

```
> sdx_debug_hw --vivado --host xcoltlab40 --ltx_file ../workspace/
vadd_test/System/pfm_top_wrapper.ltx
```



コマンド ウィンドウに次のように表示されます。

```
launching vivado... ['vivado', '-source', 'sdx_hw_debug.tcl', '-
tclargs', '/tmp/sdx_tmp/project_1/project_1.xpr', 'workspace/vadd_test/
System/pfm_top_wrapper.ltx', 'xcoltlab40', '10200', '3121']
****** Vivado v2018.2 (64-bit)
   **** SW Build 2245749 on Wed May 30 12:36:19 MDT 2018
   **** IP Build 2245576 on Wed May 30 15:12:50 MDT 2018
   ** Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
```

start_gui

6. Vivado Design Suite で ILA トリガーを実行します。



7. Enter キーを押してホスト プログラムの一時停止を解除します。

```
vadd_test.exe ./binary_container_1.xclbin
Loading: './binary_container_1.xclbin'
Pausing to allow you to arm ILA trigger. Hit enter here to resume host
program...
```

TEST PASSED

8. Vivado Design Suite の [Waveform] ウィンドウで、カーネル計算ユニットのスレーブ制御インターフェイス上の インターフェイス トランザクションを確認します。

Waveform - hw_ila_1						? -
Q + - e > > B B	а а х - к н ± ± +	([+] +] H]				
ILA Status: Idle					120	
Name		Value		1900	150	
> 5 slot_0: krnl_vadd,1_m_axi,gmem0: in	erface	Inactive		Inact	19:	
> Solot_1: krel_vadd_1_m_axi_gmem1: lat	erface	Inactive		Inact	1v)	
> Slot_2: krnl_vadd_1_m_axi_gmem2: Int	Inactive	Inactive				
Slot_3: pfm_dynamic_krnl_vadd_1.0.s.	axi.control : Interface	•		1		
Slot_3:pfm_dynamic_krnl_vadd_1_]_s_axi_control : Write Transactions 0	÷	Write (1	(DoO Addroox10)		
\$ slot_3 pfm_dynamic_kinl_vadd_1_	s_avi_control : Protocol Checker Assertion	•				
> slot_3:pfm_dynamic_krnl_vadd_1_	Ls_aoi_control : AR Channel	No Read Addr Cmd's		No Read Ad	kir Civits	
> slat_3: prm_dynamic_krnl_vadd_1.	1.5.,bol.control : R Channel	No Read Data Beats		No Read Da	ta Beats	
Slot_3:pfm_dytamic_krnl_vadd_1_	s_axi_control : AW Channel	*				
> slat_3 : pfm_dytamic_k/nl_vadd_1.	s_kid_control : W Channel	-				





ハードウェア デバッグの手動設定

Amazon F1 インスタンスのデバッグ サーバーを起動します。

Amazon F1 インスタンスのデバッグ サーバーの起動方法は、https://github.com/aws/aws-fpga/blob/master/hdk/ docs/Virtual_JTAG_XVC.md を参照してください。

Nimbix およびその他のクラウド プラットフォームでのデバッグ サーバーの起動

Vivado[®] ハードウェア マネージャーでデザインをデバッグする前に、次の 2 つの手順を実行してデバッグ サーバーを 起動する必要があります。

1. SDx[™] settings64.csh または settings64.sh 環境セットアップ スクリプトを読み込んで、xvc_pcie ドラ イバーを実行します。xvc_pcie に渡すファイル名は、カーネル デバイス ドライバーにインストールされている キャラクター型ドライバー ファイルと同じである必要があります。

>xvc_pcie -d /dev/xvc_pub.m1025

2. ポート 10201 で XVC サーバーを起動し、ポート 3121 で hw_server を起動します。

>hw_server "set auto-open-servers xilinx-xvc:localhost:10201" -e "set always-open-jtag 1"

Vivado ハードウェア マネージャーを使用したデザインのデバッグ

FPGA のデバッグには、従来物理的な JTAG 接続が使用されてきました。SDAccel プラットフォームでは、クラウド でのデバッグを可能にするため、XVC を活用します。この機能を利用するため、SDAccel では XVC サーバーの実行 を有効にします。XVC サーバーは ザイリンクス 仮想ケーブル (XVC) プロトコルのインプリメンテーションで、 Vivado[®] Design Suite をローカルまたはリモート ターゲットの FPGA に接続し、ILA (Integrated Logic Analyzer) や VIO (Virtual Input/Output IP) などのザイリンクス デバッグ コアを使用してデバッグできるようにします。

Vivado ハードウェア マネージャー (Vivado Design Suite または Vivado Lab Edition) は、ターゲット インスタンス上で 実行するか、異なるホスト上でリモートで実行できます。XVC サーバーがリッスンしている TCP ポートが、Vivado ハードウェア マネージャーを実行するホストにアクセスできることが必要です。Vivado ハードウェア マネージャー をターゲット上の XVC サーバーに接続するには、Vivado ツールをホストするマシンで次の手順を実行します。

- 1. Vivado Lab Edition またはフル Vivado Design Suite を起動します。
- 2. [Tasks] セクションで [Open Hardware Manager] をクリックします。





Quick Start Create Project > Open Project > Open Example Project >	
Tasks Manage IP > Open Hardware Manager > Xillinx Tcl Store >	
Learning Center Documentation and Tutorials > Quick Take Videos > Release Notes Guide >	

3. 次の図に示すように、ローカルまたはリモート接続 ([Connected to])、ホスト名 ([Host name])、およびポート ([Port]) を指定して、Vivado ツールの hw_server に接続します。

cal machine;	emote hardware server, then configure the host name and port settings. Use Local server if the target is attached to the otherwise, use Remote server.	1
<u>Connect to:</u>	Local server (target is on local machine)	

4. ターゲット インスタンスである仮想 JTAG XVC サーバーに接続します。



 \bigcirc

🍐 Open New Hardware Targ	et	8
Select Hardware Target Select a hardware target from the expected devices, decrease the fr	list of available targets, then set the appropriate JTAG clock (TCK) frequency. If you do not see the equency or select a different target.	4
Hardware <u>T</u> argets		
1	🖌 Add Virtual Cable	
	Specify the host name and the port of the virtual cable	
	Hostname: localhost Port: 10201 [default is 2542]	
Hardware <u>D</u> evices (for unkno	? OK Cancel	
	No device	
Hardware server: xcoswapps0	9.3121	
?	<back next=""> Einish</back>	Cancel

- 5. ChipScope ツールの [Hardware] ウィンドウでデバッグ ブリッジ インスタンスを選択します。
- [Hardware Device Properties] ウィンドウで、[Probes file] の横にあるアイコンをクリックしてデザインのプロー ブ ファイルを選択し、[OK] をクリックします。ハードウェア デバイスが更新され、デザインに含まれるデバッ グ コアが表示されます。

ヒント: プローブ ファイル (.1tx) は、カーネルに ChipScope を使用したハードウェア デバッグで指定されているデ バッグ コアがある場合は、カーネルのインプリメンテーション中に Vivado ツールにより生成されます。

7. これで、ChipScope ツールを使用して SDAccel プラットフォーム上で実行中のカーネルをデバッグできます。ツ ールの詳細は、『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908) を参照してくださ





付録 A

その他のリソースおよび法的通知

ザイリンクス リソース

アンサー、資料、ダウンロード、フォーラムなどのサポート リソースは、ザイリンクス サポート サイトを参照して ください。

ソリューション センター

デバイス、ツール、IP のサポートについては、<mark>ザイリンクス ソリューション センター</mark>を参照してください。デザイン アシスタント、デザイン アドバイザリ、トラブルシューティングのヒントなどが含まれます。

ザイリンクス リソース

アンサー、資料、ダウンロード、フォーラムなどのサポート リソースは、ザイリンクス サポート サイトを参照して ください。

Documentation Navigator およびデザイン ハブ

ザイリンクス Documentation Navigator (DocNav) では、ザイリンクスの資料、ビデオ、サポート リソースにアクセス でき、特定の情報を取得するためにフィルター機能や検索機能を利用できます。DocNav は、SDSoC[™] および SDAccel[™] 開発環境と共にインストールされます。DocNav を開くには、次のいずれかを実行します。

- Windows で [スタート]→[すべてのプログラム]→[Xilinx Design Tools]→[DocNav] をクリックします。
- Linux コマンド プロンプトに「docnav」と入力します。

ザイリンクス デザイン ハブには、資料やビデオへのリンクがデザイン タスクおよびトピックごとにまとめられており、これらを参照することでキー コンセプトを学び、よくある質問 (FAQ) を参考に問題を解決できます。デザイン ハ ブにアクセスするには、次のいずれかを実行します。

- DocNav で [Design Hub View] タブをクリックします。
- ザイリンクス ウェブサイトで デザイン ハブ ページを参照します。

注記: DocNav の詳細は、ザイリンクス ウェブサイトの Documentation Navigator ページを参照してください。

▲ 注意: DocNav からは、日本語版は参照できません。ウェブサイトのデザイン ハブ ページをご利用ください。





参考資料

- 1. 『SDAccel 環境リリース ノート、インストール、およびライセンス ガイド』 (UG1238)
- 2. 『SDAccel 環境ユーザー ガイド』 (UG1023)
- 3. 『SDAccel 環境プロファイリングおよび最適化ガイド』 (UG1207)
- 4. 『SDAccel 環境チュートリアル: 概要』 (UG1021: 英語版、日本語版)
- 5. SDAccel 開発環境ウェブページ
- 6. Vivado[®] Design Suite の資料
- 7. 『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994)
- 8. 『Vivado Design Suite ユーザー ガイド: カスタム IP の作成とパッケージ』 (UG1118)
- 9. 『Vivado Design Suite ユーザー ガイド: パーシャル リコンフィギュレーション』 (UG909)
- 10.『Vivado Design Suite ユーザー ガイド: 高位合成』 (UG902)
- 11. 『UltraFast 設計手法ガイド (Vivado Design Suite 用)』 (UG949)
- 12. 『Vivado Design Suite プロパティ リファレンス ガイド』 (UG912)
- 13. Khronos Group ウェブ ページ: OpenCL 規格の資料
- 14. ザイリンクス Virtex UltraScale+ FPGA VCU1525 アクセラレーション開発キット
- 15. ザイリンクス Kintex UltraScale FPGA KCU1500 アクセラレーション開発キット

お読みください: 重要な法的通知

本通知に基づいて貴殿または貴社 (本通知の被通知者が個人の場合には「貴殿」、法人その他の団体の場合には「貴社」。 以下同じ) に開示される情報 (以下「本情報」といいます) は、ザイリンクスの製品を選択および使用することのため にのみ提供されます。適用される法律が許容する最大限の範囲で、(1)本情報は「現状有姿」、およびすべて受領者の 責任で (with all faults) という状態で提供され、ザイリンクスは、本通知をもって、明示、黙示、法定を問わず (商品 性、非侵害、特定目的適合性の保証を含みますがこれらに限られません)、すべての保証および条件を負わない (否認 する) ものとします。また、(2) ザイリンクスは、本情報 (貴殿または貴社による本情報の使用を含む) に関係し、起因 し、関連する、いかなる種類・性質の損失または損害についても、責任を負わない (契約上、不法行為上 (過失の場合 を含む)、その他のいかなる責任の法理によるかを問わない) ものとし、当該損失または損害には、直接、間接、特別、 付随的、結果的な損失または損害 (第三者が起こした行為の結果被った、データ、利益、業務上の信用の損失、その 他あらゆる種類の損失や損害を含みます) が含まれるものとし、それは、たとえ当該損害や損失が合理的に予見可能 であったり、ザイリンクスがそれらの可能性について助言を受けていた場合であったとしても同様です。ザイリンク スは、本情報に含まれるいかなる誤りも訂正する義務を負わず、本情報または製品仕様のアップデートを貴殿または 貴社に知らせる義務も負いません。事前の書面による同意のない限り、貴殿または貴社は本情報を再生産、変更、頒 布、または公に展示してはなりません。一定の製品は、ザイリンクスの限定的保証の諸条件に従うこととなるので、 https://japan.xilinx.com/legal.htm#tos で見られるザイリンクスの販売条件を参照してください。IP コアは、ザイリン クスが貴殿または貴社に付与したライセンスに含まれる保証と補助的条件に従うことになります。ザイリンクスの製 品は、フェイルセーフとして、または、フェイルセーフの動作を要求するアプリケーションに使用するために、設計 されたり意図されたりしていません。そのような重大なアプリケーションにザイリンクスの製品を使用する場合のリ スクと責任は、貴殿または貴社が単独で負うものです。https://japan.xilinx.com/legal.htm#tos で見られるザイリンク スの販売条件を参照してください。



自動車用のアプリケーションの免責条項

オートモーティブ製品 (製品番号に「XA」が含まれる) は、ISO 26262 自動車用機能安全規格に従った安全コンセプト または余剰性の機能 (「セーフティ設計」) がない限り、エアバッグの展開における使用または車両の制御に影響するア プリケーション (「セーフティ アプリケーション」) における使用は保証されていません。顧客は、製品を組み込むすべ てのシステムについて、その使用前または提供前に安全を目的として十分なテストを行うものとします。セーフティ 設計なしにセーフティ アプリケーションで製品を使用するリスクはすべて顧客が負い、製品の責任の制限を規定する 適用法令および規則にのみ従うものとします。

商標

© Copyright 2018 Xilinx, Inc. Xilinx、Xilinx のロゴ、Alveo、Artix、ISE、Kintex、Spartan、Versal、Virtex、Vivado、 Zynq、およびこの文書に含まれるその他の指定されたブランドは、米国およびその他各国のザイリンクス社の商標で す。OpenCL および OpenCL のロゴは Apple Inc. の商標であり、Khronos による許可を受けて使用されています。 す べてのその他の商標は、それぞれの保有者に帰属します。

この資料に関するフィードバックおよびリンクなどの問題につきましては、jpn_trans_feedback@xilinx.com まで、または各ページの右下にある [フィードバック送信] ボタンをクリックすると表示されるフォームからお知らせください。フィードバックは日本語で入力可能です。いただきましたご意見を参考に早急に対応させていただきます。なお、このメール アドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

