UltraScale アーキテクチャコンフィギュレーションユーザーガイド (UG570)

Document ID: UG570
Release Date: 2023-11-17
Revision: 1.18 日本語

はじめに
UltraScale アーキテクチャの概要
概要
UltraScale FPGA ファミリ間の機能の違い
旧世代との違い
KU025 での違い
3D IC 内の違い
設計に関する考察事項
FPGA コンフィギュレーションデータソース
マスターモード
スレーブモード
JTAG 接続
基本的なコンフィギュレーションソリューション
コスト重視のコンフィギュレーションソリューション
コンフィギュレーション時間を短縮する方法
ビットストリームの保護
複数の FPGA へのビットストリーム読み込み
デバイスのリソースとコンフィギュレーションビットストリームの長さ
推奨されるデザインフローおよびコンフィギュレーション方法を決定する要素
デザインツール
コンフィギュレーションのデザインプロパティ
コンフィギュレーションビットストリームの設定
ビットストリームファイル形式の設定
ピン配置の計画
コンフィギュレーションインターフェイス
コンフィギュレーションピン
コンフィギュレーションバンク電圧の選択 (Kintex UltraScale および Virtex UltraScale FPGA)
Vivado ツールでコンフィギュレーション電圧のオプションを設定する
パワーオンリセット
POR_OVERRIDE
フラッシュの電源投入シーケンスに関する注意事項
外部マスターコンフィギュレーションクロック (EMCCLK) オプション
V BATT
マスター SPI コンフィギュレーションモード
はじめに
マスター SPI インターフェイス
マスター SPI 読み出しコマンド
マスター SPI クワッド (x4)
マスター SPI デュアルクワッド (x8)
128Mb を超えるシリアル NOR フラッシュのサポート
マルチダイシリアル NOR フラッシュデバイス
SPI コンフィギュレーションのタイミング
最大コンフィギュレーションクロック周波数の決定
電源投入シーケンスに関する注意事項
その他の情報
シリアルコンフィギュレーションモード
はじめに
スレーブシリアルコンフィギュレーション
マスターシリアルコンフィギュレーション
シリアルコンフィギュレーションデータのクロッキング
マスター BPI コンフィギュレーションモード
はじめに
マスター BPI インターフェイス
マスター BPI 同期読み出し
同期読み出しシーケンス
EMCCLK オプション
マスター BPI 非同期読み出し
非同期読み出しシーケンス
非同期ページ読み出しのサポート
コンフィギュレーション時間
同期読み出し
非同期ページ読み出し
非同期読み出し
電源投入シーケンスに関する注意事項
ファイル生成
パラレル NOR フラッシュのプログラミングオプション
SelectMAP コンフィギュレーションモード
はじめに
SelectMAP コンフィギュレーションインターフェイス
単一デバイスの SelectMAP コンフィギュレーション
SelectMAP データ読み込み
CSI_B
RDWR_B
CCLK
SelectMAP データの連続読み込み
SelectMAP データの不連続読み込み
SelectMAP のデータ順
SelectMAP の ABORT
コンフィギュレーションの ABORT シーケンス
リードバックの ABORT シーケンス
ABORT ステータスワード
ABORT 後にコンフィギュレーションまたはリードバックを再開
バウンダリスキャンおよび JTAG コンフィギュレーション
概要
IEEE 1149.1 を使用したバウンダリスキャン
テストアクセスポート (TAP)
バウンダリスキャンのタイミングパラメーター
AMD デバイスでのバウンダリスキャンの使用
バウンダリスキャンデザインの考察事項
JTAG 信号の配線
電源供給
TAP コントローラーおよびアーキテクチャ
Test-Logic-Reset
Run-Test-Idle
Select-DR-Scan
Select-IR-Scan
Capture-IR
Shift-IR
Exit1-IR
Pause-IR
Exit2-DR
Update-IR
Capture-DR
Shift-DR、Exit1-DR、Pause-DR、Exit2-DR、および Update-DR
バウンダリスキャンアーキテクチャのレジスタ
バウンダリレジスタ
バウンダリスキャンレジスタのビットシーケンス
命令レジスタ
バイパスレジスタ
デバイス ID (IDCODE) レジスタ
JTAG コンフィギュレーションレジスタ
USERCODE レジスタ
USER1、USER2、USER3、および USER4 レジスタ
UltraScale FPGA でのバウンダリスキャンコンフィギュレーションの使用
単一デバイスのコンフィギュレーション
複数デバイスのコンフィギュレーション
デザイン入力
はじめに
BSCANE2
プリミティブ
ピンの説明
属性
アプリケーション
DNA_PORTE2
プリミティブ
ピンの説明
属性
EFUSE_USR
プリミティブ
ピンの説明
FRAME_ECCE3
FRAME_ECCE4
ICAPE3
プリミティブ
ピンの説明
属性
ICAPE3 のリソース
MASTER_JTAG
プリミティブ
ピンの説明
STARTUPE3
プリミティブ
ピンの説明
属性
PROG_USR 属性の説明
STARTUPE3 と専用ピンの接続
フラッシュ接続のタイミングに関する注意事項
USR_ACCESSE2
プリミティブ
ピンの説明
USR_ACCESSE2 の高度な利用法
ビットストリームのセキュリティ、eFUSE、Device DNA
はじめに
リードバックセキュリティ
ビットストリームの暗号化と認証
AES システムの概要
ローリングキー
暗号化したビットストリームの作成
暗号化キーの読み込み
暗号化ビットストリームの読み込み
ビットストリームの暗号化および内部コンフィギュレーションアクセスポート (ICAP)
V BATT
ビットストリーム認証
RSA 認証
eFUSE
OTP eFUSE レジスタ
JTAG 命令
デバイス ID (Device DNA)
ID 値と動作
ID の拡張
JTAG によるデバイス ID へのアクセス
コンフィギュレーションの詳細
はじめに
コンフィギュレーションデータファイルの形式
コンフィギュレーションメモリファイルの生成
シリアルデイジーチェーン用のファイル
SelectMAP コンフィギュレーション用のファイル
ビットスワップ
パラレルバスのビット順
コンフィギュレーションシーケンス
セットアップ (手順 1 - 3)
デバイスの電源投入 (手順 1)
コンフィギュレーションの遅延
コンフィギュレーションメモリのクリア (手順 2、初期化)
モードピンのサンプリング (手順 3)
ビットストリームの読み込み (手順 4 - 7)
同期 (手順 4)
デバイス ID の確認 (手順 5)
コンフィギュレーションデータの読み込み (手順 6)
CRC (Cyclic Redundancy Check) (手順 7)
スタートアップシーケンス (手順 8)
End of Start-up へのクロッキング
EOS (End of Startup) 時の I/O 遷移
コンフィギュレーションビットストリーム
バス幅の自動検出
同期ワード
コンフィギュレーションメモリフレーム
ビットストリームの構成
コンフィギュレーションパケット
パケットのタイプ
タイプ 1 パケット
タイプ 2 パケット
コンフィギュレーションレジスタ
CRC レジスタ (00000)
フレームアドレスレジスタ (00001)
FDRI レジスタ (00010)
FDRO レジスタ (00011)
コマンドレジスタ (00100)
制御レジスタ 0 (00101)
MASK レジスタ (00110)
ステータスレジスタ (00111)
LOUT レジスタ (01000)
コンフィギュレーションオプションレジスタ 0 (01001)
MFWR レジスタ (01010)
AES_IV レジスタ (01011)
IDCODE レジスタ (01100)
AXSS レジスタ (01101)
コンフィギュレーションオプションレジスタ 1 (01110)
ウォームブート開始アドレスレジスタ (10000)
ウォッチドッグタイマーレジスタ (10001)
ブート履歴ステータスレジスタ (10110)
制御レジスタ 1 (11000)
BPI/SPI コンフィギュレーションオプションレジスタ (11111)
リードバック検証および CRC
はじめに
Persist オプション
リードバックコマンドシーケンス
SelectMAP インターフェイスからコンフィギュレーションレジスタへのアクセス
コンフィギュレーションレジスタの読み出し手順 (SelectMAP)
コンフィギュレーションメモリの読み出し手順 (SelectMAP)
JTAG インターフェイスからコンフィギュレーションレジスタへのアクセス
コンフィギュレーションレジスタの読み出し手順 (JTAG)
コンフィギュレーションメモリの読み出し手順 (JTAG)
リードバックデータの検証
ゴールデンリードバックファイルとの比較
ビットストリーム内のフレームデータとの比較
SEU の検出および訂正
マルチブートおよびリコンフィギュレーション
はじめに
フォールバックマルチブート
ゴールデンイメージによる初期システムのセットアップ
ゴールデンイメージとマルチブートイメージの設計要件
マルチブートイメージを最初に読み込むシステムのセットアップ
最初にマルチブートイメージを使用する場合の設計上の注意点
BPI - ハードウェア RS ピンの設計上の注意点
マルチブートビットストリームの間隔
マルチブートおよびフォールバックの手順の詳細
IPROG
WBSTAR レジスタ
ウォッチドッグタイマー
FPGA の EOS (End of Start-Up)
ユーザーモニターモード
RS ピン
IPROG リコンフィギュレーション
ICAP を使用した IPROG
ビットストリームへの IPROG の埋め込み
フォールバックおよび IPROG リコンフィギュレーションに関連するステータスレジスタ
ファンクションブロックのダイナミックリコンフィギュレーション
複数 FPGA のコンフィギュレーション
はじめに
シリアルコンフィギュレーションモード
シリアルデイジーチェーンコンフィギュレーション
混在シリアルデイジーチェーン
シリアルデイジーチェーンのガイドラインおよびデザインの考慮事項
ギャングシリアルコンフィギュレーション
パラレルコンフィギュレーションモード
複数デバイスの SelectMAP コンフィギュレーション
パラレルデイジーチェーンコンフィギュレーション
ギャング SelectMAP コンフィギュレーション
ギャング非同期 BPI コンフィギュレーション
コンフィギュレーションのデバッグ
はじめに
ファイル生成の確認
ステータスピンの処理
モードピン M[2:0]
PROGRAM_B ピン
CFGBVS ピン
PUDC_B
ステータスレジスタの使用と JTAG アクセス
検証およびリードバック
コンフィギュレーションシーケンス
コンフィギュレーションのスタートアップに関する注意事項
リモートアップデートに関する注意事項
最初のデバッグ手順
その他のリソースおよび法的通知
その他の資料を探す
資料ポータル
Documentation Navigator
デザインハブ
サポートリソース
参考資料
改訂履歴
お読みください: 重要な法的通知

Back to home page