



WP286 (v2.0) March 22, 2016

大気中性子のディープサブミクロン集積回路への影響についての継続的な実験

16nm というさらに微細化されたプロセス アーキテクチャが登場するようになり、大気中性子への耐性は継続して向上することになります。その結果、これまでより長い時間のビーム試験が実施されるようになりました。

概要

2005 年 9 月に発行された『IEEE Transactions on Device and Materials Reliability』に、「The Rosetta Experiment: Atmospheric Soft Error Rate Testing in Differing Technology FPGAs」[参照 1] というタイトルの記事が掲載されました。この記事では、放射線誘導のシングル イベントアップセット (SEU) に対する、ザイリンクスの大規模 FPGA デバイスの脆弱性を評価したリアルタイム実験について言及されていました。

このホワイト ペーパーでは、2005 年に実施された最初のザイリンクス Rosetta 実験で生じた未解決問題をいくつか解明しています。

デバイス アンダー テスト (DUT) は、このホワイト ペーパーの初版 (v1.0) 時の 150nm から今回のリビジョン (v2.0) 時の 16nm に至るまで、複数の CMOS 技術を示しています。シミュレーション、ビーム試験、および大気試験を実施した結果について詳しく説明しています。

© Copyright 2008-2016 Xilinx, Inc. Xilinx, Xilinx のロゴ、Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq、およびこの文書に含まれるその他の指定されたブランドは、米国およびその他の各国のザイリンクス社の商標です。すべてのその他の商標は、それぞれの所有者に帰属します。

本資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

はじめに

Ulrich Schade 氏および Richard Wäsch 氏が執筆した「The Stone of Rosette」[参照 2] では、ロゼッタについて次のように定義しています。

ロゼッタは、古代エジプトの象形文字(ヒエログリフ)の研究における大きな飛躍を象徴し、とりわけ「無言の」シンボルから生きた言語への「変換」を意味しています。これはシンボルすべての内容を理解するのに不可欠なことです。

ロゼッタストーンのように、既知の言語で記述された同じ文と比較することで、解読不可能でミステリアスなエジプトの象形文字を解読できたように、ザイリンクスの Rosetta 実験では、大気中性子によるシングルイベントアップセット (SEU) を予測する十分に裏付けされた 2 つの既知の技術を駆使して、集積回路上における大気中性子の実際の影響を理解します。既知の技術とは、中性子や陽子線の加速試験と回路のソフトウェアシミュレーションであり、これらを実施して特定ノードやラッチが状態を変化することなく対応できる臨界電荷量を判断します。これらのザイリンクス実験では、大気中性子の破砕反応によってザイリンクス FPGA が実際に影響を受けるアップセット率を判断します。ザイリンクスは、これらの大気中性子が現代の集積回路に与える実際の影響について十分に理解しているからこそ、これらが与える影響を軽減するために使用されるデザインや技術の選択を正当化できるのです。

大気中性子フラックスの予測は正確な技術ではありません。JEDEC89A 標準規格には、モデルと磁気緯度データを使用して、地球上の任意の場所のフラックスを予測する方法があります。2005 年に実施した Rosetta 実験では、当時の JEDEC89 規格とは明らかに異なる結果が出ました。この問題を解決するために、JEDEC (半導体技術協会) はザイリンクスの実験に協力し、その結果、次の 3 つの内容を含む改訂版 JEDEC89A 規格が定められました。

- 陽子フラックスは不安定であるという事実 (サンノゼでは約 7% 増加、マウナケア山では 32% も増加している)
- 建物による減衰をより正確に計算する必要がある (サンノゼにあるコンクリートのティルトアップ工法で組み立てられた 2 階建ての標準的な建物の 1 階部分では、フラックスが 28% 減少している)。
- 調査員をサポートするための、より自動化されたモデルを開発 (新しいプロトタイプのウェブベース ツール): <http://www.seutest.com/cgi-bin/FluxCalculator.cgi>

改訂版 JEDEC89A 規格には、Goldhagen 共著 [参照 3] による実験結果に基づいた新しい大気スペクトラルモデルも含まれています。

当時、熱中性子はデバイスの状態を反転するのに十分なエネルギーを持っているとは考えられていませんでした。28nm テクノロジーノードから、熱中性子が明らかに全体のアップセット率に影響を与えるようになったため、現在では考慮されています。

ザイリンクスでは、製造やパッケージングでのアルファ粒子 (混入) を防ぐために超低アルファ線の製造技術を採用するようになり、さらに遮断試験を実施して検証を行っています。

実験

各 Rosetta 実験では、異なるテクノロジーを採用した数百個の最大規模ザイリンクス FPGA を異なる標高に配置しました。テストされたすべてのコンポーネントは、ザイリンクスのパートナー工場によってプレーナまたは FinFET のいずれかの技術を使用して製造されたものです。

表 1 に実験の実施場所を示し、表 2 および表 3 にはデバイス タイプ、テクノロジー、数量を示しています。

表 1: ザイリンクス Rosetta 実験の実施場所

場所	標高 (フィート)	調整された標高係数 ⁽¹⁾
リード (サウスダコタ州)	-5800 注記 (2) 参照	0.00
リュストル (フランス)	-1600 注記 (2) 参照	0.00
サンノゼ (カリフォルニア州)	257	0.75
マルセイユ (フランス)	359	1.08
ロングモント (コロラド州)	4958	4.11
アルバカーキ (ニュー メキシコ州)	5145	3.34
ピック デュ ビュール (フランス)	8196	6.00
ピック デュ ミディ (フランス)	9298	8.62
エコーレイク (コロラド州)	10600	11.38
エギーユ デュ ミディ (フランス)	11289	12.45
ホワイト マウンテン (カリフォルニア州)	12442	19.48
マウナ ケア (ハワイ州)	13000	11.35

注記:

1. 宇宙線フラックスにおける最小限の太陽黒点の影響について調整されています。
2. 地下施設です。

表 2: 以前にテストしたデバイス (WP286 v1.x)

デバイス ファミリ	デバイス番号	テクノロジー	数量
Virtex®-II FPGA	XC2V6000	150nm	300
Virtex-II Pro FPGA	XC2VP50	130nm	600
Spartan®-3 FPGA	XC3S1500	90nm	200
Virtex-4 FPGA	XC4VLX25	90nm	400
Virtex-4 FPGA	XC4VLX60	90nm	300
Virtex-5 FPGA	XC5VLX110	65nm	300

表 3: 現在テスト中のデバイス (WP286 v2.0)

デバイス ファミリ	デバイス番号	テクノロジー	数量
Spartan-6 FPGA	XC6SLX150	45nm	200
Virtex-6 FPGA	XC6VLX240T	40nm	300
Kintex®-7 FPGA	XC7K325T	28nm	300
Kintex UltraScale™ FPGA	XCKU040	20nm	400
Kintex UltraScale+™ FPGA	XCKU9P	16nm	400

この数年間で Rosetta プログラムは、TCAD モデリングを使用するエラー レートの予測方法、テスト デバイスの作成およびビーム試験、プロダクション デバイスのビーム試験、さらにはアレイを大気中や地下施設に配置する試験を導入するようになりま

した。ザイリンクス FPGA の IC デザインの場合、コンフィギュレーション、ルックアップ テーブル、ブロック RAM で使用されるすべてのメモリ セル(スタティック ラッチとしてインプリメント)は、シングル イベント アップセットに対する脆弱性がシミュレーションされています。

パッケージングやアセンブリにおけるアルファ粒子の混入を検出するために、実験グループは地下施設の使用に加えて 3 つの異なる標高で実験を行いました。アルファ粒子に因る一定のアップセット率は、高度や緯度以外の依存性因子として観測されることとなり、つまりこれは地下施設の利用で明らかになります。

大気試験の結果

すべての大気およびアルファ粒子に関する情報は、『デバイス信頼性レポート』(UG116)に記載されており、1年に2回更新されます。このレポートには、すべてのザイリンクス デバイス テクノロジーの大気試験およびビーム試験の結果がまとめられています。エラー率は、10億時間に対する FIT (Failure In Time : 故障率) つまり平均故障間隔(時間、日、年)で示されています。したがって、シングル イベント アップセットに因るユーザー データの機能不全は、平均機能不全間隔(時間、日、年)で表されます。『Estimation of Single Event Upset Probability Impact of FPGA Designs』[参照 4]では、MTBF(平均故障間隔)のコンフィギュレーションビットと、デバイス脆弱性係数(DVF)の予測値に基づいた平均機能不全間隔の関係について説明されています。アップセットは、ユーザー デザインで時間または空間でマスクすることが可能なため、すべてのアップセットが機能不全をもたらすとは限りません。DVF 係数は、実際のデバイス ビーム試験で通常 2% ~ 10% 未満となることがわかり、デバイスが不明な場合の妥当な DVF 予測値は 5% となります。

平均して、実際に機能不全を招くのに 10 ~ 50 のアップセットが生じ、すべてのデザインの現場故障率を適切に下げる必要があります。推奨されるワーストケースの推定値には、ディレーティング係数として 10 を使用します。

ザイリンクスのビットストリーム生成ツールのエッセンシャルビットは、すべてのデザインに対応するデザイン固有のディレーティング推定値を提供します。デバイス信頼性レポートのほかにも、ザイリンクスはプリデザインの故障率(FIT) エステイメーターも提供しているため、特定デザイン仕様において SEU 軽減策が必要であるかをユーザーが判断する場合に役立ちます。

Q_{CRIT} シミュレーション

ザイリンクスの IC デザイン グループは、ザイリンクスのファブ리케이션 パートナーが提供するモデルや手法を使用して、アップセットに対するメモリの潜在的な脆弱性を予測します。これらのモデルや手法は、ほかの標準製品の製造で使用されたものです。大気中性子によるアップセットに対する Q_{CRIT} 予測値を使用して、Rosetta 実験でのザイリンクスの見解と比較します。

ザイリンクスのレイアウトは、ファウンドリ レイアウトと異なる場合があるため、候補となるレイアウト モデルを作成します。その後、ビーム試験を実施するためにテスト デバイスを組み立てて、ザイリンクス製品で使用するための候補となるセルを選択する前に、正確な予測を行います。

加速試験施設

従来、大気中性子シミュレーションに最適なリソースは、Los Alamos Neutron Science Center (LANSCE) の高エネルギー中性子試験施設でした。LANSCE では、核破砕反応によって高エネルギー中性子が生成されます。リニア アクセラレーターを使用して、水冷式のタングステン ターゲットに照射する 800MeV の陽子線を生成します。この衝撃で中性子のスペクトラムが生成され、そのエネルギー分布と強度を正確に測定します。このスペクトラムは、大気スペクトラムの形と非常によく似ています。

照射経路は照射用の小さな建物内で定義され、テスト装置はこの建物内でさらに頑丈なコンクリート壁によって隔絶されています。照射用建物内の中性子線上(空中)に、テストするデバイスを配置します。実験者は、建物の外部にあるシャッターを開閉操作して中性子ビームを制御し、サンプル上の中性子数を継続的に監視して記録します。ソースからの 1/R² 距離に対するフラックスの補正を含める必要があります。

熱中性子や陽子に関しては、別の施設でさらなるテストが実施されます。

複数回の試験 (LANSCE では 30 回以上) で多様な結果を得ることで精度が計算され、95% 信頼区間が示されます。すべての試験でそれぞれ実際に 5000 以上のアップセットが生じたため、95% 信頼区間でのイベント数のカウント誤差は ±1% 未満となります。

LANSCE の結果

定期的に LANSCE にてテストが実施されています。『デバイス信頼性レポート』([UG116](#)) を参照してください。

まとめ

大気中性子への耐性が向上するにつれて、ビーム試験におけるアップセット数は減少します。これは、結果の精度に影響を及ぼすこととなり、今まで以上に長い照射時間が必要になります。そうしなければ統計的な不確実性が大きくなってしまいます。

製造工場、プロセス、電圧、または温度に関してデータを発表する上で、同時に同じビームを使用して、それぞれで数千個のアップセットが発生させる比較実験は不可欠です。『デバイス信頼性レポート』([UG116](#)) のすべてのデータは、これらの基準を満たしています。

詳細は、次のリンクを参照してください。

<http://japan.xilinx.com/support/quality/single-event-upsets.html>

参考資料

1. Lesea, Austin, Saar Drimer, Joseph Fabula, Carl Carmichael, Peter Alfke 「The Rosetta Experiment : Atmospheric Soft Error Rate Testing in Differing Technology FPGAs」 『IEEE Transactions on Device and Materials Reliability』 Volume 5、Number 3、2005年9月発行
2. Schade, Ulrich, Richard Wäsch 『The Stone of Rosette』 1996年10月23日
3. Goldhagen, Paul, J.M.Clem, J.W.Wilson 「Recent Results from Measurements of the Energy Spectrum of Cosmic-Ray Induced Neutrons Aboard an ER-2 Airplane and on the Ground」 プレプリント : 『Advances in Space Research』 vol 32 (1) pp. 35-40 (2003)、テキサス州ヒューストン (2002年10月10～19日) で開催された 「34th COSPAR Scientific Assembly」 の会議事録
4. Sundararajan, Prasanna, Scott McMillan, Brandon Blodget, Carl Carmichael, Cameron Patterson 『Estimation of Single Event Upset Probability Impact of FPGA Designs』 MAPLD 2003

関連資料

1. Roche, Philippe, Gilles Gasiot 「Impacts of Front-End and Middle-End Process Modifications on Terrestrial Soft Error Rate」 『IEEE Transactions on Device and Materials Reliability』 Volume 5、Number 3、2005年9月発行
2. Castellani, Karine 『3-D Modeling of Bulk and Multi-gate Transistors and SRAM』 (研究の概要)、Laboratoire Matériaux et Microélectronique de Provence (L2MP)、UMR/CNRS
3. Swift, Gary (編集者) 『Xilinx Single Event Effects, 1st Consortium Report, Virtex-II Static SEU Characterization』 JPL ウェブサイト : <http://parts.jpl.nasa.gov/tag/parts-technology>.
4. Howe, Christina L., Robert A. Weller, Robert A. Reed, Marcus H. Mendenhall, Ronald D. Schrimpf, Kevin M. Warren, Dennis R. Ball, Lloyd W. Massengill, Kenneth A. LaBel, Jim W. Howard Jr., Nadim F. Haddad 「Role of Heavy-Ion Nuclear Reactions in Determining On-Orbit Single Event Error Rates」 『IEEE Transactions on Nuclear Science』 Volume 52、Issue 6、2005年12月発行

謝辞

この資料を作成するにあたって、次の施設に多大なご支援をいただいたことに感謝いたします。

ロスアラモス中性子科学センター (ロスアラモス国立研究所)。この施設は、契約 W-7405-ENG-36 に基づいて米国エネルギー省によって建設されています。

カリフォルニア工科大学のカルテクサブミリ波天文台 (ハワイ州マウナケア山)。

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付	バージョン	内容
2016年3月22日	2.0	16nmのさらなるテクノロジーノードに関する情報の更新と以前から継続される実験結果を解明。
2011年10月13日	1.1	20nmテクノロジーノードの情報を反映し、Virtex-6およびSpartan-6 FPGAのデータを追加。「概要」、表2、「実験」、「大気試験の結果」、「QCRITシミュレーション」、「アクセラレーターテスト施設」、「まとめ」、「謝辞」、および「参考資料」を更新。
2009年5月22日	1.0.1	3ページの脚注1を変更。 変更前: FIT/Mb = failures per million hours per Megabit 変更後: FIT/Mb = failures per billion hours per Megabit
2008年3月10日	1.0	初版

免責事項

本通知に基づいて貴殿または貴社(本通知の被通知者が個人の場合には「貴殿」、法人その他の団体の場合には「貴社」。以下同じ)に開示される情報(以下「本情報」といいます)は、ザイリンクスの製品を選択および使用することのためにのみ提供されます。適用される法律が許容する最大限の範囲で、(1)本情報は「現状有姿」、およびすべて受領者の責任で(with all faults)という状態で提供され、ザイリンクスは、本通知をもって、明示、黙示、法定を問わず(商品性、非侵害、特定目的適合性の保証を含みますがこれらに限られません)、すべての保証および条件を負わない(否認する)ものとします。また、(2)ザイリンクスは、本情報(貴殿または貴社による本情報の使用を含む)に関係し、起因し、関連する、いかなる種類・性質の損失または損害についても、責任を負わない(契約上、不法行為上(過失の場合を含む)、その他のいかなる責任の法理によるかを問わない)ものとし、当該損失または損害には、直接、間接、特別、付随的、結果的な損失または損害(第三者が起こした行為の結果被った、データ、利益、業務上の信用の損失、その他あらゆる種類の損失や損害を含みます)が含まれるものとし、それは、たとえ当該損害や損失が合理的に予見可能であったり、ザイリンクスがそれらの可能性について助言を受けていた場合であったとしても同様です。ザイリンクスは、本情報に含まれるいかなる誤りも訂正する義務を負わず、本情報または製品仕様のアップデートを貴殿または貴社に知らせる義務も負いません。事前の書面による同意のない限り、貴殿または貴社は本情報を再生産、変更、頒布、または公に展示してはなりません。一定の製品は、ザイリンクスの限定的保証の諸条件に従うこととなるので、<http://japan.xilinx.com/legal.htm#tos>で見られるザイリンクスの販売条件を参照してください。IP コアは、ザイリンクスが貴殿または貴社に付与したライセンスに含まれる保証と補助的条件に従うこととなります。ザイリンクスの製品は、フェイルセーフとして、または、フェイルセーフの動作を要求するアプリケーションに使用するために、設計されたり意図されたりしていません。そのような重大なアプリケーションにザイリンクスの製品を使用する場合のリスクと責任は、貴殿または貴社が単独で負うものです。<http://japan.xilinx.com/legal.htm#tos>で見られるザイリンクスの販売条件を参照してください。

自動車用のアプリケーションの免責条項

ザイリンクスの製品は、フェイルセーフとして設計されたり意図されてはならず、また、フェイルセーフの動作を要求するアプリケーション(具体的には、(I)エアバッグの展開、(II)車のコントロール(フェイルセーフまたは余剰性の機能(余剰性を実行するためのザイリンクスの装置にソフトウェアを使用することは含まれません)および操作者がミスをした際の警告信号がある場合を除きます)、(III)死亡や身体傷害を導く使用、に関するアプリケーション)を使用するために設計されたり意図されたりしていません。顧客は、そのようなアプリケーションにザイリンクスの製品を使用する場合のリスクと責任を単独で負います。

この資料に関するフィードバックおよびリンクなどの問題につきましては、jpn_trans_feedback@xilinx.comまで、または各ページの右下にある[フィードバック送信]ボタンをクリックすると表示されるフォームからお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメール アドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。