We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

UltraScale メモリ IP の設計 (日本語吹替)

Vivado Memory Interface Generator (MIG) を使用して UltraScale メモリ インターフェイス デザインを作成する方法を学びます。MIG IP I/O の I/O バンク プランニングなど、UltraScale デバイス用 MIG IP コアの設定方法を説明します。