Current Time 0:00
Duration 0:00
Loaded: 0%
Stream Type LIVE
Remaining Time 0:00
 
1x
    • Chapters
    • descriptions off, selected
    • subtitles off, selected

        Vivado のロジック デバッグ機能 (日本語吹替)

        デザインへのロジック デバッグ IP の追加方法、Vivado のロジック解析機能を使用したロジック デバッグ IP の使用方法など、Vivado のロジック デバッグ機能について説明します。

        Related Videos

        Vivado デバイス プログラマを使用した FPGA の間接的なプログラム (日本語吹替)

        Vivado デバイス プログラマを使用して、コンフィギュレーション メモリ デバイスを作成およびコンフィギュレーションする方法について学びます。まずビットストリーム プロパティを適切に設定してコンフィギュレーション メモリ ファイルを生成し、そのメモリ ファイルを使用してコンフィギュレーション メモリ デバイスをプログラムした後、コンフィギュレーション メモリ デバイスから FPGA を起動する方法を説明します。

        ChipScoPy トレーニング シリーズ: IBERT サンプル

        デモ: Jupyter notebook を使用して IBERT を実行します。

        PCIe を介したデバッグ (日本語吹替)

        Vivado での PCIe を介したレポート デバッグの利点について学びます。ハードウェアおよびソフトウェア コンポーネントについてと、PCIe デザインに XVC 機能を追加するのに必要な手順を説明します。

        In-System IBERT (日本語吹替)

        Vivado 2016.3 で導入された In-System IBERT IP を使用したデバッグの利点と、デザインに追加する手順を学びます。

        Vivado シリアル IO アナライザーの使用 (英語版)

        Vivado™ に統合されている新しいシリアル I/O アナライザー機能の使用方法について説明します。Manage IP フローを使用して IBERT デザインをカスタマイズし、IBERT サンプル デザインを作成して、基本的なシリアル I/O 解析を実行する方法を紹介します。